摘要：以线性分组码和卷积码为基础构造出一类(2k,k,2)卷积码,并通过定义一种三维矩阵进行了状态转移描述.通过引入各种矩阵处理模块,构建出一种具有并行处理能力的维特比矩阵译码器,这种译码器的单一结构有利于对其进行分析和设计.仿真实验表明,该类卷积码的确具有高效的译码速度和优良的纠错能力.

摘要：基于离散傅立叶变换的离散多音频收发系统在高速率数据传输中已经取得很大的成功,当循环前缀长度大于信道冲激响应长度时,离散多音频收发系统是无码间干扰的。而DSL环路信道冲激响应长度一般都很长,采用在接收端加入时域均衡器的方法缩短有效冲激响应和改善性能。提出时域均衡器设计中用滤波器组实现比特速率最大化,并给出具有复共轭对时域均衡器的离散多音频系统,从设计和实现成本来看,该方案具有最佳的性价比。

摘要：级联积分梳状(CIC)滤波器是一种被广泛应用于软件无线电中实现抽取或者插值的高效滤波器。它主要用于降低或提高采样率,同时也具有低通滤波的作用。CIC滤波器的主要特点是,仅利用加法器、减法器和寄存器(无需乘法运算),占用资源少,实现简单且速度高。针对软件无线电中的多速率信号处理技术,以降低采样率为例,首先简要总结了CIC滤波器的理论要点,重点介绍了基于FPGA的CIC滤波器具体设计方案和实现方法;然后运用VHDL语言在FPGA上进行了仿真、综合,仿真结果验证了设计的有效性和可行性。最后将其成功地运用于DDC芯片的开发中。

摘要：本文借助降排序、动态选择器和矢量寄存器等模块,提出了一种卷积码M算法的矩阵实现方案,设计了一种具有并行处理能力的单一结构译码器.M算法容易陷入次优的局部搜索区域,本文利用快检卷积码的快检特性,结合低密度校验码的核加运算和蔡氏算法的最近邻域扩展思想,建立了一种低开销的逃逸机制,帮助译码器快速摆脱局部最优解.仿真实验表明,基于逃逸机制的改进算法可获得约0.8db的额外增益,充分证明了算法的可行性和有效性.

摘要：脉冲雷达对回波的检测要求一定的回波信噪比,分析表明,脉冲同步积累能够有效提高信噪比。给出了脉冲积累的仿真结果,并设计了一种基于FPGA的同步积累器,测试结果表明,该积累器能有效提高接收脉冲信噪比,从而改善雷达的检测性能,且实现简单,有较强的工程应用价值。

摘要：为了更好地培养学生的自主学习能力和创新能力,并在本科阶段的基础课程学习中尽可能打好坚实基础,尝试性改革传统的课程考核方法,根据电子电路中的正反馈原理创新性地设计了一种基于过程考核的正反馈评分模式。新评分模式基于现行的过程化评分,将总成绩重新划分一部分作为过程反馈考核分,根据每个过程环节学生的二次修改成绩重新评价总成绩。新方法的优点在于强调教学管理,促使学生短期二次学习、自主学习、发挥创新。经过两个学期的改革尝试,发现实验班对比对照班在当期成绩上能够平均提高8%,并且在后续课程上也能得到近5%的提高,证明新方法能有效地提高学生的总体学习质量。

摘要：围绕电子信息技术专业人才的培养,以学生工程能力培养为目标,提出数字电子技术基础课程实验教学的改革思路。兼顾传统实验项目的同时,在课程设计的设置中向由FPGA芯片到系统设计延伸,培养学生的系统观念和软、硬件一体化设计能力。在序列信号发生器自启动特性验证实验设计中,设计了不能自启动、慢速自启动、中速自启动和快速自启动等4种方案,比较几种自启动方案的自启动时间,强调多实现方案中的优化方案选择,引导学生关注实际工程问题。设计的FPGA实验电路板,能够保存4个不同的配置文件,可不再依赖计算机完成4个设计文件的重配置,该实验电路板可作为口袋实验室,用于学生课下自主学习,提升学生的实践能力和创新意识,为以后面对复杂工程问题解决能力的培养起积极作用。

摘要：以工程教育专业认证为契机,围绕电子信息技术人才的培养,提出"单片机技术"实验教学的改革思路。实验案例的设置以面向学生工程能力达成为目标,引导学生关注生产、生活中的实际工程问题。研发了数字温度计、电子秤等面向生产、生活的实验教学案例。这些实验案例既能用于教师课堂教学,又能用于学生课下自主学习,提升了学生的实践能力和创新意识,为解决复杂工程问题能力的培养起到了积极作用。

摘要：在工程场地应用相关干涉仪进行测试很难为FPGA硬件提供验证信号,为解决此问题,使用Xilinx软硬件联合仿真工具System Generator设计了包含定点数矩阵运算功能的测向FPGA算法。其中复杂波形输入使用Simulink设计,经采样后进入FPGA内部,FPGA运算的结果采样后在Matlab中处理。板卡验证的结果与应用本方法仿真结果相差不大,表明该方法可以在工程开展前对相关干涉仪测向的FPGA算法进行仿真和硬件验证。

摘要：本文针对(2,1,l)卷积码提出一种维特比矩阵译码算法,通过引入整形、合并和动态选择等辅助模块,实现了所有环节的矩阵处理,构建出具有单一结构的并行译码器。由于只需要更改一部分模块的内部参数便可获得不同卷积码译码器,因此非常有利于分析和设计。仿真实验表明,在运算量更少的情况下,矩阵译码器可以取得接近最优的译码性能。