摘要：宽带连续时间ΣΔ型数模转换器大量用于无线通信领域.设计了采用三阶4bit连续时间调制器架构.为降低时钟抖动的影响,采用不归零数模转换器反馈脉冲,通过引入半个时钟周期延时来改善环路异步问题,以补偿环路延时对性能的影响.还从电路、算法和版图方面来降低反馈数模转换器失配的影响.由于米勒补偿增加了电容而增大功耗,因此这里采用前馈补偿技术,设计了一款低功耗、高速的运算放大器.最后基于0.13μm工艺,在256MHz采样频率、1.2V电源电压下,在8MHz带宽内信噪失真比达到62.5dB和71dB动态范围,功耗为15mW.

摘要：针对射频识别(RFID)和无线传感网(WSN)等领域的高安全、低功耗、轻量化和可拓展等应用需求,设计一种GF(2~m)域上实现的椭圆曲线标量乘法电路.通过对椭圆曲线标量乘法整体架构实现进行逐层分级优化改进,尤其对标量乘核心模块——模乘和模逆进行了低功耗设计改进.经过Xilinx FPGA工具仿真和Synopsys Design Compiler工具验证,该椭圆曲线标量乘法架构灵活可拓展,GF(2^(163))域上一次点乘运算仅需要138k个时钟周期并且在TSMC 0.13μm工艺下等效面积仅为11.9k,相比较同类设计,面积和执行速度都有着效果显著的优势,可以胜任像RFID以及WSN一样资源受限的应用场合使用.

摘要：设计了一种应用于智能传感器的3阶3位量化离散时间Σ-Δ调制器。采用低失真的CIFF前馈结构,降低了对运算放大器输出摆幅的要求。基于改进的Class AB结构的电流镜跨导运算放大器(OTA),提出了带电容增益复位的有源加法器,降低了加法器中OTA对压摆率的要求,减小了调制器的功耗。采用TSMC 0.18μm 1P4M CMOS工艺进行设计与仿真。结果表明,在1 V电源电压下,能够实现有效位数大于16位的高精度,无杂散动态范围(SFDR)达到105 dB,调制器的整体功耗为340μW。

摘要：This paper presents a fully integrated 4 8GHz VCO with an invention——symmetrical noise filter *** VCO,with relatively low phase noise and large tuning range of 716MHz,is fabricated with the 0 25μm SMIC CMOS *** oscillator consumes 6mA from 2 5V *** conventional VCO is also designed and simulated without symmetrical noise filter on the same process,which also consumes 6mA current and is with the same *** result describes that the first VCO’ phase noise is 6dBc/Hz better than the latter’s at the same offset frequency from 4 *** phase noise at 1MHz away from the carrier in this 4 8GHz VCO with symmetrical noise filter is -123 66dBc/*** design is suitable for the usage in a phase locked loop and other consumer *** is amenable for future technologies and allows easy porting to different CMOS manufacturing process.

摘要：基于TSMC 180 nm CMOS工艺,设计了一款12位100 KS/s低功耗逐次逼近型模数转换器(SAR ADC).为克服高精度下比较器失调与参考电压抖动对SAR ADC性能的影响,采用二进制缩放重组的方法实现电容加权,提高了SAR ADC的性能.与传统冗余校准技术相比,在未增加额外的冗余电容的情况下实现了校准的功能,并且保证了输入信号的摆幅.另外,采用低功耗开关切换方式、动态比较器和动态SAR逻辑有效降低了功耗.仿真结果表明,在0.7 V电源电压下,采样率为100 KS/s时,SAR ADC的有效位数为11.79 bit,功耗只有0.95μW,FOM值仅2.68 fJ/conv.

摘要：物理不可克隆函数(PUF)以其不可预测、不可克隆等特性提高了RFID通信系统的安全性,然而PUF响应的稳定性处理给资源、计算力等受限标签带来较大挑战。为此,利用SRAM部分非稳定单元相邻的特性,提出一种基于条件概率的预选位方法,结合反向模糊提取器设计SRAM PUF稳定性处理方案,在计算力和面积都较小的情况下仍能稳定生成密钥。实验结果表明,在平均错误率为0.14的条件下,该方法仅需686个SRAM PUF单元即可得到失败率为4.5×10-5的64 bit密钥。

摘要：设计了一种应用于音频的5阶离散时间单环单比特量化ΣΔ调制器.提出一种改进的开关型AB类运算跨导放大器(OTA)电路,实现了低电压下积分器的低功耗和高转换速率.OTA仅在半时钟周期工作,有效降低调制器功耗.电路采用TSMC 0.18μm 1P4M标准CMOS工艺实现,后仿真结果表明,无杂散动态范围(SFDR)和信号噪声失真比(SNDR)分别达97.6dB和87.3dB,调制器版图面积0.4mm2.在1V电源电压下,消耗电流260μA,品质因数(FoM)达到286fJ/c-step,实现了低压低功耗高精度的设计目标.

摘要：经过调制的射频信号整流后会为无源射频识别（RFID）标签引入数万到几十万赫兹的电源纹波。为了抑制这种电源纹波,设计了一款1 MHz带宽内高电源电压抑制比（PSRR）、超低功耗、无片外电容低压差线性稳压器（LDO）。利用超级源跟随器结构改变传统LDO环路的极点分布,将输出极点作为环路主极点,将低频PSRR带宽有效拓展到1 MHz。利用动态偏置技术和双零点补偿结构保证环路稳定性。该LDO采用TSMC 0.18μm CMOS工艺实现,芯片面积约0.017 mm^2。测试结果表明：LDO在1 MHz频率范围内的PSRR小于-46 dB,轻负载下的PSRR可达-57 dB;电路消耗0.33-3.4μA的静态电流;在工作电压为1.1-3 V时输入电压调整率为4.6 mV/V;在负载电流为0-25μA时负载调整率为0.3 mV/μA;该LDO仅采用35 pF片上电容。

摘要：采用电压控制的伪电阻结构,设计了一款具有超低频下截止频率调节功能的带通可变增益放大器(VGA),由于该结构具有可调节超大的等效电阻和反馈电容使VGA的下截止频率可以调节。提出了一种改进的甲乙类运算跨导放大器(OTA)结构,采用新颖的浮动偏置设计,在满足高压摆率的条件下,有效提高共源共栅结构的电压输出范围。将伪电阻用于OTA的共模反馈,克服了阻性共模检测结构负载效应的问题。该VGA电路采用TSMC 0.18μm标准工艺设计和流片,测试结果表明,1.2 V电源电压下,其下截止频率调节范围为1.3~244 Hz,增益为49.2,44.2,39.2 d B,带宽为3.4,3.9,4.4 k Hz,消耗电流为3.9μA,共模抑制比达75.2 d B。

摘要：提出了一种宽带毫米波注入锁定分频器电路(ILFD)的设计方法,并基于40 nm CMOS工艺设计了一款验证电路.为了解决传统毫米波ILFD锁定范围有限的难题,采用基于变压器的高阶谐振腔技术产生相位的纹波响应,从而有效地拓展了锁定范围;为了降低毫米波振荡器电路中交叉耦合对的栅寄生电容对于谐振频率的影响,同时确保高阶谐振腔产生的相位纹波形态不变,提出了一种感性分割反馈技术,通过压缩差分对的栅寄生电容对谐振网络总电容的贡献,实现了谐振频率增强;基于修正后的LC型注入锁定分频器模型,推导了锁定条件和锁定范围.绘制电路版图并后仿,结果表明,在0.8 V电源电压下实现了52.6~76.4 GHz(36.9%)的锁定范围;在电源电压0.62 V下,实现了50~79.1 GHz(45.1%)的锁定范围,功耗为2.9 mW,FoM值为10.0 GHz/mW.