摘要：回顾了在标准 CMOS工艺下 ,满幅度运放设计的各个发展阶段 ,结合笔者实际设计和测试的相关电路 ,较为详细地评述了它们的设计方法和各自的优缺点 ,着重阐述了低工作电压设计思想和如何做到输入级跨导的满幅度范围内恒定 ,使读者清楚了解该类运放的各自特点和发展趋势 ,为数模混合设计和系统级集成设计中采用何种运放结构提供了参考。在此基础上 ,提出了一种共模偏置电压具有严格的对称性能的新型满电源幅度运算放大器结构。

摘要：针对电源电压为 1V甚至更低的应用环境 ,给出了一种基于共模电平偏移电路的新型 rail- to- rail运放结构 ,相对以往同类电路具有很好的对称性和较高的输入阻抗 ,并对之进行了详细的讨论 .在整个共模输入电压范围内 ,其单位增益带宽随共模电压变化仅为 0 .0 5 % .

摘要：　介绍了一个针对无线通讯应用的2-GHz低噪声放大器(LNA)的设计。该电路采用标准的0.6μmCMOS工艺,电源电压为3.3V,设计中使用了多个片上电感。对低噪声放大器的噪声进行了分析,模拟结果显示,该电路能提供18dB的正向增益(S21)及良好的反向隔离性能(S12为-44dB),功耗为33.94mW,噪声系数为2.3dB,IIP3为-4.9dBm。

摘要：设计了一种电流可调的CMOS电荷泵电路 ,其中采用了带隙基准源、低drop out调压器及电容式直流 直流电压升压器为电荷泵电路提供电源电压 ,此电压不受外部供电电压及温度变化的影响 ;同时 ,电荷泵电路中的参考电流源本身也对温度变化不敏感 .电路设计采用 0 18μm 1 8V标准的数字CMOS工艺 .模拟结果表明电路性能令人满意 .

摘要：采用 2 2 2级联全差分结构和低电压、高线性度的电路设计实现了高动态范围、低过采样率的 ΣΔ 调制器 .在1.8V工作电压 ,4 MHz采样频率以及 80 k Hz输入信号的条件下 ,该调制器能够达到 81d B的动态范围 ,功耗仅为5 m W.

摘要：提出了一种新的用于测试 CMOS输出驱动器电流变化率的电路结构 .它把片上电感引入到测试系统中作为对实际封装寄生电感的等效 ,从而排除了测试时复杂的芯片 -封装界面的影响 .这种电路结构不仅可以用于实际测算输出驱动器的性能指标 ,还可以用于研究 VL SI电路中的同步开关噪声问题 .该设计方法在新加坡特许半导体公司的 0 .6μm CMOS工艺线上进行了流片验证 .测试结果表明 ,这一测试结构能有效地表征 CMOS输出驱动器的电流变化率的性能指标和 VL

摘要：本文详述了同步开关噪声 (SSN)影响VLSI电路可靠性的一个主要因素 :芯片 封装界面的寄生电感 .根据在芯片中插入电源 /地线引脚 ,减小芯片 封装界面的寄生电感的思想 ,提出一种简便有效的基于SSN性能的输出驱动器优化布局方法并将之集成到VLSI设计流程中 .用 0 6微米CMOS工艺进行了验证 .结果表明 :该优化设计可有效降低SSN对VLSI电路可靠性的影响 .

摘要：基于 Alcatel的 0 .3 5μm标准 CMOS工艺 (VT=0 .6 5 V) ,模拟实现了工作电压低达 1 .8V、电压增益偏差仅为 3 % (整个输入共模偏置电压范围内 )的运算放大器 ;电路的设计也避免了差分输入对中 PMOS管和 NMOS管的 W/L的严格匹配 ,增强了电路对工艺的坚固性。对输入差分对偏置电流的控制电路、差分输入对的有源负载和 AB类 Rail- to- Rail输出级进行了整体考虑 ,确保电压增益恒定的新型结构 ,使该运放在 2 V电源电压下 ,电压增益达到 80 d B(1 0 kΩ 电阻和 1 0p F电容并联负载 ) ,单位增益带宽为 1 2 MHz,相位裕量