文献检索-宁波市创意产业特色资源库

限定检索结果

一种基于线性增强TDC的ADPLL设计: 收藏
分享
引用; 《微电子学》2015年第4期45卷 507-511页; 作者：徐洪闪甘武兵甄少伟尤帅张波电子科技大学电子薄膜与集成器件国家重点实验室成都610054; 锁相环作为片内高速时钟的提供者,在现代电路中至关重要。提出了一种全数字锁相环的设计方案,输出频率为250 MHz,锁定时间为2μs,峰峰抖动为76ps,与传统锁相环相比,具有面积小、功耗低、可移植性好、抗干扰能力强等优点。时间数字转换器...; 锁相环作为片内高速时钟的提供者,在现代电路中至关重要。提出了一种全数字锁相环的设计方案,输出频率为250 MHz,锁定时间为2μs,峰峰抖动为76ps,与传统锁相环相比,具有面积小、功耗低、可移植性好、抗干扰能力强等优点。时间数字转换器(TDC)是全数字锁相环的重要组成部分,采用线性增强算法后,与现有TDC相比,具有动态范围大、分辨率高等特点,且大大减小了积分非线性。; 来源：详细信息评论

限定检索结果