摘要：本文主要研究傅利叶变换(后简称FFT)算法实现的问题。在传统的利用DSP实现FFT的方法中,主控器的数据吞吐量小,存储器资源不够,速度慢,难以达到FFT实时性的要求。为解决这些问题,本文提出了一种直接调用Altera公司的FFT知识产权核(IPCore)来实现1024点FFT的方法。通过对FFT核模块、状态机控制模块、存储器以及其他外部控制电路的研究设计,实现了10位的1024点FFT运算。利用现场可编程门阵列(后简称FPGA)丰富的内部资源和FFT IPCore的灵活性,简化了FFT算法实现的设计流程。仿真结果表明,这种方法快捷简便,而且能满足不同复杂程度FFT算法的需求。

摘要：为了解决SDH网络自身无法检测时钟成环的短板,避免因时钟成环而造成SDH网络系统性风险,进一步加强传输网的安全稳定运行,提升通信管理水平,文章依托国家电网通信管理系统(Telecommunication Management System,TMS),设计了一种防止SDH网络时钟成环的算法。该算法从TMS中提取必要的数据加以整合利用,最终可以开发成TMS的一项功能应用。通过该功能应用,可以检测到SDH网络中是否存在时钟成环现象以及是否存在时钟成环的潜在风险。