摘要：反量化（ＩＱ）和反离散余弦变换（ＩＤＣＴ）是ＭＰＥＧ－２ 中恢复帧内编码系数或差分系数的重要手段．设计了用于ＭＰＥＧ－２ ＭＰ＠ ＭＬ视频解码超大规模集成电路（ＶＬＳＩ）的ＩＱ 和ＩＤＣＴ电路结构，采用ＶＨＤＬ进行描述并通过模拟得以验证．采用全硬件实现的方法，并针对性地提出了相应的硬件电路结构设计，减少了电路规模以适应ＭＰＥＧ－２ＭＰ＠ ＭＬ视频较大的数据量，达到了实时解码的目的．

摘要：提出了一个ＭＰＥＧ２ 视频解码中变长码解码的ＶＬＳＩ设计．采用桶形移位缓冲器并行解变长码、分别进行变长码的长度计算和解码以及将码表分割成多个小码表等新的硬件设计，使得每个周期解一个变长码的码字，保证了ＭＰＥＧ２ ＭＰ＠ ＭＬ的实时解码，并为更复杂的应用提供了扩展的余地．

摘要：基于 MPEG-2解码中运动补偿的控制复杂、数据吞吐量大、实现较困难 ,提出了一种适合于 MPEG-2 MP@ML的运动补偿硬件实现方案 ,解决了时序分配、输入输出控制等较难处理的问题 .文中的方案已经采用 VHDL描述 ,并使用电子设计自动化 ( EDA)工具进行了模拟和验证 .结果表明 ,方案满足 MPEG-2解码的要求 ,可用于 MPEG-2的

摘要：设计了用于ＭＰＥＧ２ ＭＰ＠ＭＬ视频解码ＶＬＳＩ的ＩＱ电路结构，基于对ＩＱ的运算字长和精度关系的分析，有针对性地提出相应的硬件电路结构设计，减少了电路规模以适应ＭＰＥＧ２ ＭＰ＠ＭＬ视频较大的数据量，电路采用了ＶＨＤＬ进行描述并通过模拟和验证。结果表明该电路可以完成ＭＰＥＧ２解码的功能。

摘要：本文提出一个MPEG - 2视频解码中码流分解的硬件设计 ,包括解码控制和变长码解码。一些新的硬件设计 ,如 :将宏块和块控制作为主要状态 ;采用桶形移位缓冲器并行解变长码 ;将变长码的长度计算和解码分别进行 ;将码表分割成多个小码表等等 ,保证了MPEG - 2MP @ML的实时解码 ,并为更复杂的应用提供了扩展的余地。本文中的设计是MPEG - 2解码ASICVLSI设计工作的一部分。

摘要：提出一种ＭＰＥＧ－２视频解码器中解码控制的ＶＬＳＩ设计。这里引入了一些新的硬件设计方法，如：将宏块和块控制作为主要状态；采用桶形移位缓冲器进行码流的分解；将控制状态组织成层次结构等，从而完成了ＭＰＥＧ－２ＭＰ＠ＭＬ的实时解码功能。

摘要：提出一种视频多合一显示的方案,利用A/D和D/A变换技术,把模拟视频转换成数字视频,然后利用VHDL对FPGA电路进行设计,对数据量大、速度高、控制复杂的视频数据进行处理,从而完成多路视频图像合成一路视频图像,在1台监视器上进行播放。该方案简化了操作、节约了设备,有着广阔的市场前景。

摘要：本文提出一种MPEG 2视频解码的硬件结构 ,并采用VHDL进行了描述。为实现MPEG 2视频的实时解码 ,本文针对时序控制、变长码解码、反量化、IDCT、运动补偿和输入输出控制等各部分都提出了相应的高性能的电路结构。验证和仿真的结果表明 :本文的设计可以完成相应的功能 ,能被用于实现MPEG 2MP @ML的实时解码芯片。

摘要：提出了一种利用数字电视地面广播(其数据格式为MPEG-2传输流)系统传输公交车辆调度信息的方案。重点介绍了FPGA中调度信息基本流提取电路的设计原理,以及该电路的VHDL语言描述,并采用了硬件描述语言的编译仿真工具MAX+PLUSⅡ对设计进行仿真和验证,结果表明该电路功能完全符合设计要求。

摘要：设计了一个针对“高清晰度电视功能样机”信源编码的混合编码模块硬件电路。根据“高清晰度电视功能样机”信源编码方案一，采用“十”字划分的方法将HDTV画面划分成四个ITU－Rec．601画面，每个画面的信源编码部分由运动估计模块，运动补偿模块，混合编码模块组成。这里的混合编码模块土要完成DCT，量化，逆量化，IDCT，扫描变换，游程编码，Huffrnan编码，各种其它数据的变长编码，以及视频码流形成等工作。