摘要：提出了一种高效低功耗的JPEG2000小波变换器的硬件结构,减小了二维离散小波变换器(2-D DWT)中暂存器的大小,降低了存储器的平均访问带宽,有效减小了芯片的面积和功耗.整个设计通过了FPGA验证,并采用HJTC 0.18μm工艺库进行了芯片设计.试验结果表明,片内暂存器的面积和功耗比普通方法分别减小了54.5%和61.4%.

摘要：以基于矩阵分解的二维DCT算法为基础,设计了JPEG图像压缩算法的IP核,并用Verilog HDL语言对各模块和整个IP核进行了RTL级描述和仿真,实验结果验证了设计的正确性。

摘要：本文提出了一种改进型的基于(9/7)提升小波的二维离散小波变换(DWT)实现方法。该方法对列变换的次序加以调整,按照行方向进行变换,从而使行列变换结合起来。利用该方法所得的结构使列变换和行变换并行处理,加快了变换速度,大大提高了小波变换的效率。二维离散小波变换的结构已经通过Verilog HDL行为级仿真验证。