摘要：语义分割是当前场景理解领域的基础技术之一。现存的语义分割网络通常结构复杂、参数量大、图像特征信息损失过多和计算效率低。针对以上问题,基于编-解码器框架和离散小波变换,设计了一个联合多连接特征编解码与小波池化的轻量级语义分割网络MLWP-Net(Multi-Link Wavelet-Pooled Network),在编码阶段利用多连接策略并结合深度可分离卷积、空洞卷积和通道压缩设计了轻量级特征提取瓶颈结构,并设计了低频混合小波池化操作替代传统的下采样操作,有效降低编码过程造成的信息丢失;在解码阶段,设计了多分支并行空洞卷积解码器以融合多级特征并行实现图像分辨率的恢复。实验结果表明,MLWP-Net仅以0.74 MB的参数量在数据集Cityscapes和CamVid上分别达到74.1%和68.2%mIoU的分割精度,验证了该算法的有效性。

摘要：给出了基于SOVA算法的Turbo译码器的硬件设计系统结构,通过对关键模块的硬件资源占有及译码时序的分析,提出了减少硬件资源、降低硬件功耗以及提高译码速度、减少译码时延的优化设计方案。采用NC Simulator的仿真分析以及Cyclone II系列FPGA芯片的硬件测试表明,该文提出的优化设计方案减少了约40%的硬件资源,且译码速度提高了约60%,达到了降低功耗和提高速度的双重功效。

摘要：文中介绍了MVB工作流程,提出了MVB控制器的集成化设计方案。核心部分包含实现与应用系统进行数据交换的微控制器,实现数据编解码、检错和收发控制的复杂可编程逻辑器件(CPLD)和总线驱动器。通信系统的设计采用分层式结构,并基于单片机和CPLD设计通信从节点模块。该高速控制电路是一个能最大限度发挥单片机和CPLD性能的综合控制电路,具有高可靠性、高集成度和低功耗的特点。

摘要：最近,双字典训练已成为在计算机视觉和图像领域解决超分辨率复原问题的有力工具。针对基于双字典训练的图像超分辨率算法中字典训练与重构阶段的重构误差,提出了一种基于自适应多字典对的超分辨率复原算法。通过对样本进行聚类并训练多特征字典来适应不同类型的输入图像。在字典训练阶段,充分利用了不同次训练字典产生的差异,在重建中筛选高频补丁,进行多次重构,有效地提升了重构图像的质量。实验仿真与比较表明,该方法在重构图像的质量上有所提高,且能提供更清晰的细节。

摘要：深度神经网络存在目标检测速度慢、参数量大的问题,不适用于算力有限但速度要求较高的移动应用场景。为了提高目标检测的推理速度,有效权衡目标检测任务的精度与速度,文中提出了一种融合多尺度空洞卷积与反卷积的轻量化目标检测网络MDDNet。首先,基于高效的单阶段多目标检测策略设计了轻量的目标检测基础网络,并引入深度可分离卷积,以进一步减少基础网络的参数量,加快图像特征提取的速度;然后在主干网络中添加两条基于多尺度空洞卷积的特征扩展旁路,分别连接在基础网络的最末端和次末端残差层的输出端,将两条旁路的特征输出到预测层进行特征融合,以增强较低层特征图的纹理特征;并且进一步引入了多尺度反卷积模块,连接于深层特征网络层,以增大特征图尺寸,再融合具有不同尺度的上一层的浅层特征图,以获得更多的特征语义信息和细节信息,提高检测精度;最后在预测层基于K均值算法优化先验框参数,使其与目标真实框更匹配,提高目标识别的准确率。实验结果表明:MDDNet的参数量约为7.21×10^(6),平均检测精度在KITTI、Pascal VOC数据集上分别为58.7%、76.0%,推理速度在两个数据集上分别达到55和52 f/s。因此,MDDNet在参数量、检测速度和检测精度上达到了较佳的平衡,可适用于移动端的实时目标检测。

摘要：针对目前低功耗设计的问题,讨论了一种有效的低成本的实现方式。介绍了准浮栅技术晶体管的工作原理,并运用此技术对传统的两级运算放大器进行改进。采用了Chartered 0.35umCMOS工艺来实现电路,在CADENCE Spectre的仿真结果表明,在一个工作电压为1.2V的情况下,最大开环增益可达到72.6db,相位裕度为54度,单位增益带宽为1.8MHZ,功耗仅为8.75uW,充分体现了这种技术的优越性。

摘要：在简单分析SOVA译码算法的基础上,对SOVA子译码器IP核的设计进行了整体分析;从硬件实现的角度,对译码算法的特征进行了理论分析,得到了对称状态节点的软信息具有确定关联的结论;并据此优化了硬件设计,极大地减少了存储资源的占用。同时,采用其他两种减少存储空间的优化设计方案和流水线策略,进一步减少了SOVA子译码器的功耗。对以上优化设计方案进行了设计实现。仿真结果及FPGA硬件测试验证表明,文章提出的优化方案可行、有效,极大地降低了硬件资源占用和功耗。

摘要：针对现有的AXI4主机转换接口只能工作在半双工模式且不能同时发起多次传输申请的问题,提出一种支持流水传输的AXI4主机转换接口设计方案。加入地址信息存储模块,允许转换接口在主机当前传输操作未结束时对新申请的地址信息进行存储,并于总线允许发送下一个地址数据时把存储模块中的地址信息发送到总线上,同时采用读写分离的状态机进行设计,使转换接口全双工工作且支持流水传输。仿真结果表明,当主机需要进行2次4个数据的连续读传输及1次8个数据的连续写传输时,该方案设计的转换接口比半双工转换接口节省16个时钟周期,能有效减少传输耗费时间,保证数据传输的正确性。

摘要：基于0.35μm N阱硅栅CMOS标准工艺,设计了一个工作电压为±2.5 V的CMOS两级全差分运算放大器。通过采用密勒电容和调零电阻串联的补偿电路,有效地改善了电路的频率响应特性,提高了转换速度,使该两级运算放大器在获得较大输入共模范围和输出摆幅的同时,还获得了较高的增益及相位裕度,满足便携式电子产品的低功耗、高性能要求。Cadence SpectreBSIM3V3模型仿真结果表明,在10 GΩ负载电阻和1 pF负载电容并联的条件下,该两级运算放大器的功耗为3 mW,开环直流电压增益为73 dB,单位增益带宽达到90 MHz,相位裕度为47°。

摘要：设计了一种适用于AVS视频解码器的可配置存储器,可工作在5种不同的模式,主要应用于反扫描、反量化及反变换模块,既可用来进行反扫描中的数据移动、反变换器所需的转置操作,又可用来存储中间结果,将反扫描、反量化和反变换合并为一个流水线单元并行处理。该设计省去了存储中间结果所需的大量存储器,加快了处理速度,满足高清视频的处理要求。