摘要：65nm及以下工艺,负偏置温度不稳定性(NBTI)是限制电路生命周期,导致电路老化甚至失效的最主要因素。本文提出了基于NBTI的时序分析框架,在确定电路中老化敏感的潜在关键路径集合的基础上,通过考虑路径相关性确定老化敏感的关键门。本方法简单易行,在65nm工艺下对ISCAS基准电路的实验结果表明:在保障电路经10年NBTI效应仍满足相同的时序要求的前提下,本方法较同类方法能更加准确得定位关键门,且关键门的数量较少,从而可减少抗老化设计的成本。

摘要：针对I2C总线模块,介绍了一种基于Systemverilog验证环境的验证IP设计。这种基于面向对象设计的验证架构可以很容易地被重用。文中分析了基于Systemverilog验证环境的结构,并在介绍I2C总线协议的基础上,重点论述了验证环境中事务产生器及驱动器的设计。

摘要：设计和仿真了一种高线性度CMOS模拟乘法器。采用有源衰减器对输入信号进行预处理,CMOS Gilbert乘法单元对信号进行乘法运算,同时设计了偏置电路。在±1.8 V电源电压下,输入范围为±0.6 V时,通过优化器件参数,乘法器输出幅度小于±25 mV且具有高线性度。乘法器-3 dB带宽为181 MHz,有着良好的倍频特性。此外,对乘法器的温度特性进行了仿真,讨论了线性度与输出幅度之间的关系,优化设计了乘法器版图。在较宽输入范围内,本文乘法器线性度明显高于参考文献。

摘要：介绍了微电子学专业的历史、现状和发展方向,详细阐述了微电子学专业实验室的建设规划和内容。针对微电子学专业的特点,微电子学实验室建设的主要内容包括两个方面:建立微电子设计中心和重建微电子器件和工艺实验室。并开设了两大实验系列:集成电路设计综合实验和微电子器件工艺综合实验。该实验室的建立达到了微电子学专业教学大纲的要求,有利于提高学生的实践能力和创新精神。

摘要：针对SRAM内建自测试(MBIST),介绍几种常用的算法,其中详细介绍March C+算法,在深入理解March C+算法的基础上对其提出改进,以此提高MBIST的故障覆盖率。并且利用自顶向下设计方法,Verilog HDl设计语言、设计工具等设计MBIST电路及仿真验证,证明了本设计的正确性和可行性。

摘要：在信息爆炸时代,信息的安全问题受到了广泛关注。在物联网设备的加密协议中,物理不可克隆函数(PUF)与真随机数发生器成为加密协议中基本的安全原语,提供了轻量级的解决方案。文章提出了一种熵源分离模型,能够分离环形振荡器中抖动(真随机数发生器的熵)和工艺偏差(PUF熵)引起的延时。基于该模型,在FPGA上设计了一种可重构的双工作模式电路,通过改变模式可分别生成PUF和真随机数。相较于FPGA上独立设计的PUF和真随机数发生器,该结构具有资源开销小、面积利用率高、功耗低等优势。实验结果表明,生成的PUF稳定性高、唯一性强、均匀性好;真随机数序列均通过了NIST测试,具有高随机性和不可预测性。

摘要：基于自主开发L-N(Local-monitoring-Network)现场总线构成的电气监控网络,设计了一种适用性强、可靠性高、实时交互的建筑电气智能监控系统组态软件。该组态软件采用Visual C++开发平台,将面向对象技术、多线程技术、TCP/IP远程通信技术有效结合起来,使用规范的应用层通信协议,实现建筑电气监控系统的用户管理、场景管理、组态编程与应用、宏指令管理、计划任务管理、报警功能配置及按键模板管理等功能。测试与工程应用结果表明,开发的组态软件表现出良好的实时性、稳定性和易用性,满足工程师和终端用户的需求。

摘要：研究复眼的专利现状和发展趋势,对于明确复眼系统的研发方向,把握复眼的主流技术趋势有着重要意义。从数据结构、技术结构和专利人结构等3个方面分析了复眼技术专利的各类参数。统计结果显示,复眼技术正处于技术生命周期中的发展期,研发热点为复眼照相装置及其系统,技术空白点为多照相机以及多镜头照相机,研发力量以公司和个人为主,应用领域以摄影、光学、医学和电通信技术为主。随着研发的逐步增加,技术性逐渐成熟,复眼技术将进入技术生命周期的成熟区,广泛应用于各个领域。

摘要：由于软错误已经成为影响芯片可靠性的主导原因,文章提出一种容忍软错误的高可靠BIST结构——TMR-CBILBO。通过构建三模冗余的容错扫描链电路结构,在触发器输出端插入表决器,可有效地防护单事件翻转,容忍瞬态故障引发的软错误。以多输入特征寄存器的功能复用为切入点,有效地降低容错设计的面积开销。在UMC 0.18μm工艺下针对ISCAS 89基准电路的实验结果表明,TMR-CBILBO的软错误率下降95.56%～98.21%,面积开销为71.68%～84.21%,性能开销为1.75%～4.39%。

摘要：为了缓解瞬态故障引发的软错误,提出一种对单粒子翻转完全免疫的加固锁存器。该锁存器使用4个输入分离的反相器构成双模互锁结构,使用具有过滤瞬态故障能力的C单元作为输出级,采用快速路径设计和钟控设计以提升速度和降低功耗。Hspice仿真结果表明,该电路结构没有未加固节点,所有节点都具有自恢复能力,适用于门控时钟电路。相比于SIN-LC,Cascode ST,FERST,TMR和SEUI加固等类型的锁存器,该锁存器的延迟、功耗、功耗延迟积平均下降82.72%,25.45%,84.24%。此外,该电路结构受工艺角、供电电压和温度扰动的影响较小。