文献检索-宁波市创意产业特色资源库

限定检索结果

基于Cerebrus的Genus+Innovus流程的功耗面积优化: 收藏
分享
引用; 《电子技术应用》2024年第8期50卷 21-25页; 作者：汪锋刚晋亚紧周国华刘宇峥深圳市中兴微电子技术有限公司后端设计部广东深圳518055 移动网络和移动多媒体技术国家重点实验室广东深圳518055 上海楷登电子科技有限公司上海200120; 对于性能功耗面积(PPA)的追求已成为IC芯片设计的共识,尤其是发展到先进工艺节点,PPA已成为IC设计综合性能的重要指标,尤其是对于大型SoC芯片中clone很多次的模块,对于PPA的追求变得更加极致。介绍了基于Cadence公司的Genus工具和Cereb...; 对于性能功耗面积(PPA)的追求已成为IC芯片设计的共识,尤其是发展到先进工艺节点,PPA已成为IC设计综合性能的重要指标,尤其是对于大型SoC芯片中clone很多次的模块,对于PPA的追求变得更加极致。介绍了基于Cadence公司的Genus工具和Cerebrus工具,通过综合阶段与后端PR各个阶段的优化,共同提升PPA的优化方案。最终结果显示,在时序及DRC基本收敛的情况下,使用Cerebrus工具相比Innovus可以使功耗降低3.5%,面积降低3.1%,使用Genus+Innovus流程可以使功耗降低6.4%,面积降低8.5%,极大地降低了芯片的面积及功耗。; 来源：详细信息评论

限定检索结果