摘要：提出了一种HDTV解码器片上系统(SoC)平台的设计,可进行多种IP核的集成,如MIPs CPU、HDTV视频解码器、视频处理器、OSD及外围IP设备,这些IP核分别可通过一个独立的接口与平台相连接。通过对总线和存储器访问带宽的估计,可以进行有效的数据通路管理。无需改变平台的系统结构就可灵活地添加新的功能,因此该SoC架构适合广泛地应用于数字视频媒体处理。

摘要：出版社数字编辑的绩效考核,一直是各出版社在融合发展中不断探索的问题。本文从数字编辑的界定与定位、数字编辑绩效考核的重要性与必要性、对数字编辑进行绩效考核的三个发展阶段、数字编辑绩效考核的规划与设计、数字编辑绩效考核面临的问题及对策建议等方面提出了初步思考,并结合市场上出现较多的数字产品,提出了多维度绩效考核体系的设计框架及进行绩效考核体系设计时应关注的问题。

摘要：研究了可用于高清数字电视的MPEG-2 MP@HL解码器的设计与ASIC实现.解码器芯片的最高位流速率可达到80Mbps.采用了并行流水线技术架构,可有效地减小处理时延,降低时钟频率;具有合理的存储器总线仲裁方案,可降低缓存器的大小;采用了并行总线架构,可保证足够的带宽,不需提高存储器的总线传输频率,从而减小电路的功耗.采用0.18um工艺成功进行了流片.

摘要：为提高数字电视的图像显示质量 ,提出了一种数字视频的运动自适应加边缘检测的两级加权求和去隔行算法。该方法在一定程度上克服了直接的奇偶场合并造成的运动边缘锯齿和场内内插的模糊和闪烁等问题 ,并且不会出现采用运动补偿方法在运动矢量出错时产生的难以接受的伪像。该算法的硬件实现的复杂度比运动补偿方法大大降低。

摘要：在 MICRO VAXⅡ计算机上,探索性地建立变焦距设计专家系统 MEX-1,它是一个集成化的智能系统。介绍了此专家系统的组成、实现策略、变焦距设计的实现过程,还进一步介绍了选初始结构子专家系统的设计思路控制流程,以及变焦距设计小型化的想法。

摘要：上海交通大学是首批加入教育部“卓越工程师培养计划”的高校之一。学校电子工程系信息工程专业经过多年实践,探索了一套行之有效的卓越计划创新培养模式。最近,针对实践教学中存在与业界工程设计技术发展相脱节的问题,遵照教育部《关于深化高等学校创新创业教育改革的实施意见》精神,该校进一步深化工程设计实践课程的改革,深度利用科技型企业的优势资源,以项目引导、自主探究方式开展工程实践课程的校企共建,弥补学校教学资源的不足。

摘要：介绍了SoC的发展概况和趋势,提出了一种基于SoC平台的H.264解码器优化设计架构。在设计中采取了灵活的帧场自适应解码策略,对于总线时序需求较高的模块采用了流水线设计,对总线进行了时分复用;在可变长解码部分,对各个功能模块进行了控制分离,这些优化除了可有效地减小时钟频率需求外,还可在一定程度上兼容其它的视频压缩标准,如MPEG-2。最后实现了这个设计,并给出了实验结果。

摘要：为了使多标准视频解码器中的帧内预测器能够支持H.264和AVS两种视频标准,在对H.264和AVS两标准中的帧内预测计算模式进行分析,并对各模式计算公式之间相似性进行分析的基础之上,提出了一种支持H.264和AVS两种标准的,可配置的帧内预测值计算硬件架构。该架构由于将大部分预测模式的计算放到一个可配置的计算单元中进行,从而大大减少了芯片资源的浪费。为了提高处理速度,可采用4个相同的可配置的计算单元并行计算,一次计算出4个像素点的预测值。实验结果表明,该硬件架构在FPGA上占用10371个LUTs,频率可以达到150MHz。

摘要：本文提出了适用于H.264/AVC宏块级反变换的IP核完整设计方案。首先,使用改进的T型结构同步宏块中的3种不同变换和反Zig-Zag扫描。然后,对Hadamard反变换模块采用了时分复用存储器模块的设计方案,降低了系统时延;再利用IDCT矩阵运算可分离的特点,减少了IDCT模块资源消耗;最后,给出了以Xilinx Viretex2系列XC2V6000为目标器件的综合结果。仿真结果表明,该设计能够正确支持1080i50Hz高清码流的实时解码。

摘要：近几年高考中，电路设计试题多次涉及了定值电阻，定值电阻在电路中可起到重要的均衡调节作用，它在电路中的主要作用有以下几个方面：