摘要：设计了一种基于异步时序的两级Pipelined-SAR模数转换器。为实现时序灵活配置,采用一种基于边沿检测的自同步环路来产生频率和相位均可变的内部时钟;为降低整个ADC静态功耗,可调节延迟单元用于合理分配子ADC和增益级的工作时间;三级电荷泵用于设计增益级,从而降低设计难度并进一步降低功耗。最终,该14 bit异步时序ADC在0.18μm CMOS工艺下设计并仿真。后仿真结果表明,在采样速率为10 kS/s时,该ADC的SNDR为83.5 dB,功耗为2.39μW,FoM_(s)值为176.7 dB。

摘要：在超高速并串转换接口电路设计应用中,提出了一种新的双路恒流结构方式。通过对传统触发器寄存结构和双路恒流结构进行对比,结合电路产品(16位4 G并串转换集成电路),说明了采用新结构方式———双路恒流结构———进行超高速、低功耗并串转换电路设计,在提高电路工作速度、降低功耗方面所取得的成功和优点。

摘要：针对功率型光电检测电路微弱光信号检测和功率输出的需求,研制了一种集成光电探测传感器和信号处理电路,且带功率驱动功能的单片光电检测电路。从理论上探讨了光电探测器的工艺兼容与系统噪声匹配,设计了专用的光电探测器以及适用于功率型光电集成电路(OEIC)的信号处理单元。采用B6035双极工艺,进行了版图设计和流片测试。测试结果表明,该电路的电源电压工作范围、静态功耗和传输延迟时间等综合性能优于同类型混合组装电路。

摘要：提出了一种采用0.18μm BiCMOS工艺的多电源信号处理系统的保护电路。保护电路检测各个电源,以确定不同电源的状态,然后给出准确的握手信号,以保障系统正常工作。该电路采用BiCMOS工艺,设计为IP核固化,面积小,可以方便地应用于多电源信号处理系统。设计的保护电路已用于数模混合信号芯片中,在0.18μm BiCMOS工艺上进行流片。对芯片样品电路进行测试,结果表明,保护电路IP核工作正常,能够对整个系统进行上电/掉电保护。

摘要：讨论了一种用于Σ-ΔA/D转换器的固定系数半带(half-band)FIR数字滤波器,分析了其线性相位特性和低通滤波特性,给出了频率仿真结果,以及在Cadence设计系统中的电路和版图实现。

摘要：介绍了一种高速数据接收同步技术,用以解决在高速、超高速情况下数据同步困难的问题。随着电路工作频率的提升,数据的稳定有效周期变得越来越短,对采样时钟的时序要求也越来越高,特别是由于工艺波动、温度变化等原因,数据与时钟的相位关系发生变化,导致时钟采样时发生误码,电路不能正常工作。采用该数据接收同步技术,可以将时钟采样设置为最佳时序,并且当时钟与数据相位关系变化时,能自动对时钟相位进行调节,重新回到最佳时序,从而大大提高数据接收的可靠性。

摘要：介绍了一种采用0.18μm CMOS工艺制作的上电复位电路。为了满足低电源电压的设计要求,采用低阈值电压(约0V)NMOS管和设计的电路结构,获得了合适的复位电压点;利用反馈结构加速充电,提高了复位信号的陡峭度;利用施密特触发器,增加了电路的迟滞效果。电路全部采用MOS管设计,大大缩小了版图面积。该上电复位电路用于一种数模混合信号芯片,采用0.18μm CMOS工艺进行流片。芯片样品电路测试表明,该上电复位电路工作状态正常。

摘要：综合论述了高速电流舵结构D/A转换器设计中的多项关键技术。以近年发表的高速电流舵结构D/A转换器的论文和公开的专利为基础,以电流舵结构D/A转换器设计中所遇到的多种非理想因素为依据,分类介绍了每种关键技术的原理、特点,并给出评价,提出了这些技术在电路级实现时需要考虑的因素。

摘要：介绍了一种采用0.18μm CMOS工艺制作的高速(500 MHz)LVDS驱动电路。分析了开关时序和共模反馈对电路的影响,采用开关控制信号整形电路和基于"主-从"结构的共模设置电路,得到适当的开关时序和较好的共模电平设置,使LVDS输出电路具有更小的过冲电压和更稳定的共模电平。该LVDS驱动电路用于1 GHz 14位高速D/A转换器芯片。样品电路测试结果表明,输出速率在500 MHz时,LVDS驱动电路的指标满足IEEE-1596 reduced range link标准。