摘要：序列密码一直是密码学中最重要的加密方式之一.现提出基于神经网络算法的序列密码加密芯片设计,在保留原序列良好统计特性基础上,使输出序列的周期性和线性复杂性均有增加.利用FPG A技术进行序列密码芯片电路设计,灵活运用现代电子设计方法实现了运算功能和时序分配.逻辑综合仿真结果验证了芯片电路的正确性.该研究结果有助于序列密码算法在信息安全及现代保密通信设备中的应用.

摘要：椭圆曲线密码体制的核心是椭圆曲线点乘算法,点乘算法决定了密码体制的速度和需要的硬件资源,所以本文对点乘算法进行研究.在对经典的点乘算法及其底层二进制乘法算法进行分析基础上,重点对椭圆曲线加密点乘算法和底层有限域乘法进行了改进,并利用VHDL对点乘算法各核心模块进行设计,最后利用FPGA实现了整个点乘运算.本文对改进后的椭圆曲线加密系统进行了实验仿真测试,主要对设计进行仿真验证和综合,结果证明改进后的算法能够使整个点乘运算速度得到提高,可应用于信息安全与保密通信领域.

摘要：为降低数字通信系统传输差错并提高可靠性,从工程应用角度出发,在DSP硬件平台上实现(2,1,7)卷积码。用MATLAB仿真影响(2,1,7)卷积码性能的各个参数,与约束度为3和码率为3/4、2/3的卷积码进行对比,其仿真结果为DSP硬件实现奠定理论基础。最后选用TI公司的TMS320DM6437型号,在CCS3.3开发环境上运行。实验表明:约束度为7、码率为1/2的卷积码在较低的信噪比(SNR=6 dB)下误码率则可达到10-6,且DSP实现的(2,1,7)卷积码方便可行,快速稳定,译码准确,并具有较强的纠错能力。

摘要：为了提高AES抵抗故障注入攻击的能力,各种各样的抵抗措施相继被提出。很多嵌入式系统中,都使用AES来提高系统的安全性。然而,自然和恶意注入故障降低了AES算法的鲁棒性,并且还可能导致私人信息泄漏。对并发的故障检测方案进行了研究,用以实现可靠的AES算法,进而提出了一种基于改进型AES结构的故障检测方案。将轮变换拆分成2部分,并且在这2部分中间加入了流水设计。仿真结果显示,其错误覆盖率达到了98.54%。此外,该方案和前人所提出的方案都在最新款的Xilinx Virtex系列FPGA芯片上得到了实现。对这些方案的硬件开销、频率及吞吐量进行比较,结果显示,该方案要优于前人所提出的方案。

摘要：主要介绍了二进制移频键控FSK通信过程中利用FPGA进行伪随机序列加密的实现方法。移频键控是信息传输中使用较早的一种调制方式,它具有实现容易,抗噪声与抗衰减性能较好的优点,在中低速数据传输中得到了广泛的应用。直接利用FPGA产生伪随机序列的方法可以为系统设计或测试带来极大的便利。给出了基于线性反馈移位寄存器电路,设计一种简洁的伪随机序列发生器的方法。这种方法所产生的随机序列不仅可具有极长的周期,而且还具有良好的随机特性。由于该伪随机序列可以被设计成任意长度,所以设计过程比较灵活。介绍了加密的设计理论、设计过程和硬件实现,该电路可进行下载生成实际电路,并应用到信息安全领域中。

摘要：由于软件无线电技术具有模块化、灵活性强以及扩展性好等优点,使其成为目前无线通信系统新的研究热点,其核心是在通用的硬件平台上,通过加载不同的软件模块来实现不同的功能。主要介绍了软件无线电在接收机中的核心技术之一:码同步技术。详细阐述了码同步技术中的两个关键步骤:码捕获和码跟踪。并提出了一种新的捕获方法:分段相关捕获法;跟踪采用的是延迟锁定环的方法。利用Matlab仿真工具,对码同步算法进行建模仿真,证明了所设计的环路结构的正确性。然后利用QuartusII开发软件,编写Verilog HDL代码,对接收端的码同步进行FPGA实现,并利用SignaltapII在线逻辑分析仪对所设计的模块进行硬件仿真和测试。

摘要：VHDL语言作为一种硬件描述语言,其并行执行的特点适合仿真神经网络,便于神经网络的硬件实现,本文简要介绍了Hopfield神经网络算法,并用VHDL语言设计和实现了Hopfield神经网络模块。Hopfield神经网络模块可应用到加密芯片上,模拟非线性函数控制伪随机序列的输出。

摘要：FPGA凭借其高速的数据处理速度,如今在电子通信和信号处理领域得到了广泛的应用,并已成为通信仪器和设备的首选方案。另外,由于DDS频率转换时间段、分辨率高等优点,文章提出了基于FPGA芯片设计DDS系统的方案。该方案利用Xilinx公司的Vivado2016.4开发软件利用Verilog编程,完成DDS核心部分的设计,包括相位累加器以及ROM表的生成和初始化文件,并且通过改变频率控制字来控制输出正弦波的频率,然后把生成的数字正弦信号通过ADI公司的AD9751DAC转换为模拟量。最后完成每个模块与系统的时序仿真,验证设计的正确性。

摘要：以Lorenz混沌方程为例,提出了利用FPGA技术实现混沌序列模型的一种方法。对数字积分器、量化电路进行设计,采用DSP Builder工具形成Lorenz混沌输出序列,并在FPGA实验开发系统上进行了下载,最后使用Agilent公司的1693A逻辑分析仪对实验箱输出的序列进行了观察,详细地讲述了这一系列的过程。该设计方法根据系统需要和资源利用率可适当提高运算精度,并可应用于其他连续混沌系统中,有助于加快混沌系统在信息安全及保密通信领域中的应用。

摘要：高速数据传输是电视对图像和视频处理等数据密集型应用的普遍要求。通过在硬件和软件两级处理数据传输,可以确保速度效率。通过在FPGA上实现硬件结构,编写相应的软件设备驱动程序,利用PCIe接口实现了从端点到根节点的快速数据传输,从而实现了一个完整的系统。本文介绍了该系统的设计和验证方法。PCIe(2.0)x4的实际数据传输速度为4Gib/s。所开发的硬件结构资源受限,功耗低。硬件在Xilinx Zynq设备上实现。该方法在图像和视频处理领域具有良好的应用前景,可以实现大规模的数据处理。