摘要：对1.25Gbps应用于千兆以太网的低抖动串并并串转换接收器进行了设计,应用了带有频率辅助的双环时钟数据恢复电路,FLL扩大了时钟数据恢复电路的捕捉范围。基于三态结构的鉴频鉴相从1.25Gbps非归零数据流中提取时钟信息,驱动一个三级的电流注入环形振荡器产生1.25GHz的低抖动时钟。从低抖动考虑引入了均衡器。该串并并串转换接收器采用TSMC0.35μm2P3M3.3V/5V混合信号CMOS技术工艺。测试结果表明了输出并行数据有较好的低抖动性能:1σ随机抖动(RJ)为7.3ps,全部抖动(TJ)为58mUI。

摘要：设计了一种新的用于电压控制振荡器的延迟单元,并与源级耦合差分延时单元的时钟抖动进行了比较.提出了基于低时钟抖动的锁相环环路参数的优化技术.在0.35μmCMOS工艺下进行1.25GHzSerdes流片,测试表明数据率为1.25GHz的高速串联输出的随机抖动均方根为2.3ps(归一化为0.0015UI),随机抖动标准偏差为0.0035UI.在1111100000的数据输出时相位噪声为-120dBc/Hz@100kHz.

摘要：SoC的研究开发是集成电路今后若干年的主要研究发展方向之一。本文主要讨论了SoC的定义及组成以及它所涉及的关键核心技术,并给出了目前我国研究开发SoC的现状及我们所应采取的策略。

摘要：用TSMC CMOS0．18μm工艺设计了2．4GHz频率综合器，工作频段2．402～2．480GHz，在2．19～2．76GHz范围内能够自动调回到工作频段，VCO的相位噪声是-125．7dBc／Hz@1MHz，环路的相位噪声是-122．2dBc／Hz@1MHz，符合蓝牙协议的要求．

摘要：　近年来,功耗问题已成为VLSI设计,尤其是在电池供电的应用中必须考虑的重要问题之一。文章通过对CMOS集成电路功耗起因的分析,对CMOS集成电路低功耗设计方法[1]和设计工具进行了深入的讨论。

摘要：IEEE802.11b协议是目前运用最为普遍的无线局域网标准.基于独立组网模式,对介质访问控制层进行VLSI设计,并可方便地扩展为适用于骨干网模式的设计.设计的特色是采用了事件响应的设计路线以达到低功耗的目的;采用了基于内部总线共享的双总线系统架构,结合一种新颖的基于总线监控的调试方式,增强了设计的可测性,降低了验证成本,缩短了设计周期.

摘要：尝试采用一种数字域上的信号处理技术,即判决反馈均衡技术来减少失真。实现这种用于以太网的自适应均衡器所需的参数可以通过仿真得到。文章讨论了在特定的以太网环境下(100Base-T4),均衡器的结构和参数设计,及其电路实现。

摘要：在考察802.11b标准MAC协议的基础上,提出了MAC芯片设计的构架,并在设计中加入低功耗考虑因素,其中特别就作为控制模块的状态机的低功耗设计方法进行了尝试。通过仿真和验证,可以看到,在充分考虑低功耗因素后,系统的整体功耗将会下降,最核心的控制模块经过改进,功耗下降了近一半。

摘要：无线局域网是一种短距离无线通信系统。本文介绍了802.11协议中GFSK的调制原理,并提出了一种低成本、低功耗的GFSK调制解调实现方案,可应用于802.11基带处理芯片的设计中。

摘要：提出了一种新型的低电压、低功耗、工作在亚阈值区的基准电压源.该电路用标准的0.18μmCMOS工艺设计,工作电压1V,总电流4μA,电路的温度系数为83×10-6K-1.