摘要：忆阻器具有尺寸小、速度快、功耗低等优势,在数字逻辑、数据存储、人工智能等领域具有广泛应用。多值忆阻器的多阻值状态能够提高信息密度、处理更多信号、减小芯片面积、降低电路复杂度,具有非常好的发展前景和研究价值。该文以三值逻辑为例,对多值忆阻器进行了研究,提出了三值忆阻器数学模型,设计了三值忆阻仿真器电路结构。实验结果表明,该设计具有阈值可控功能,软件仿真结果与理论分析一致。硬件电路实验也验证了设计的正确性,为多值忆阻逻辑电路的研究提供了新的思路和方法。

摘要：基于数字电路开关级设计的优越性、稳健布尔神经网络和开关级电路结构的相似性,提出了一种基于稳健布尔神经网络的互补金属-氧化物半导体(CMOS)晶体管电路的开关级设计方法.该方法通过神经元激活函数推导开关级电路的开关函数,同时引入神经网络中卡诺图化简和最小项限制的化简方法.所得电路可以和传统的开关级电路相吻合,电路结构清晰,并进一步减少了金属-氧化物半导体(MOS)晶体管的数目.

摘要：复数权神经元由于引入了多阈值逻辑而具有更强的性能.文中根据其数学模型,结合二进感知器神经元稳健设计概念,提出了该神经元的稳健性数学定义,并根据定义,得到了简单逻辑和异或逻辑的单个神经元稳健实现方案.然后根据该方案提出了任意复杂布尔函数稳健实现算法,同时证明了该算法的正确性.最后通过具体实例演示该算法实现布尔函数的过程和方法,结果表明了基于该神经元的稳健学习算法实现布尔函数优点和灵活性,说明了其强大的逻辑处理能力.

摘要：针对级联型运算单元的延迟问题,设计了一种新的CMOS-忆阻与非/或非逻辑电路结构。首先,采用阈值型压控忆阻器模型,以忆阻器和CMOS晶体管为核心,设计了一款混合型CMOS-忆阻与非/或非逻辑运算单元,有效减小了延迟时间;然后,将混合型CMOS-忆阻与非/或非逻辑运算单元应用到了八线三线编码器电路的设计中,通过控制不同的输入信号能得到对应的二进制编码信号;最后,通过PSPICE仿真验证了设计电路的正确性。

摘要：针对共振隧穿二极管(RTD)电路由于具有超高集成度特点所带来的电路测试困难,在故障分析与故障模型的基础上提出了RTD电路的可测试性设计方案.该方案基于RTD电路开关级模型,针对电路基本的开路、短路故障合理增加控制端,利用控制端信号设计测试向量,使电路达到完全可测的目的.本方案可测试性程度较高,硬件花费较小,仅需附加一个金属氧化物半导体管(MOS)与两个控制端便可有效地测试出RTD电路的开路故障与短路故障,提高了电路的可控制性和可观察性,经PSPICE9.0软件验证达到了可测试性设计的目的.

摘要：介绍了一种新型量子逻辑单元电路——单稳双稳转换逻辑单元及其工作原理 ,在此基础上探讨并设计了以MOBIL E为基本单元电路的具有同步置位复位功能的边沿型 JK触发器电路 。

摘要：共振隧穿(resonant tunnel,RT)器件本身所具有的微分负阻(negative differential resistance,NDR)特性使其成为天然的多值器件.文中利用RT器件的负阻特性,以开关序列原理为指导,设计了基于RT电路的开关模型,实现了更为简单的三值RT与非门和或非门电路,并利用MOS网络模型,通过SPICE软件仿真验证了所设计电路的正确性.该设计思想可推广到更高值的多值电路设计中.

摘要：共振隧穿二极管RTD本身所特有的负阻微分特性使其成为天然的多值器件。介绍了三值RTD和三值RTD+HEMT的伏安特性以及三值RTD量化器和开关序列的工作原理,以RTD开关序列模型为指导思想设计出改进型三值RTD量化器电路,比原电路结构简单,仿真结果验证了设计的正确性。该设计方法不仅可以用于实现更简单和更灵活的三值RTD量化器,还能用于更高值的多值RTD逻辑电路的设计中。

摘要：以忆阻器和CMOS晶体管为核心,首先,设计了一款可进行逻辑转换的混合型CMOS-忆阻异或逻辑单元,通过改变输入信号即可实现异或和2选1数据选择器功能;然后,在忆阻异或电路的基础上,搭建了由2个异或和1个2选1数据选择器电路构成的全加器电路;最后,通过PSPICE仿真结果验证了电路设计的正确性和可行性。

摘要：随着CMOS技术进入纳米工艺,随机栅长变化成为影响集成电路性能和成品率最重要因素之一.文中分析并验证了纳米MOS器件随机栅长变化导致电流增益因子与阈值电压的之间的相关性及失配解析关系式,并以此为基础,结合偏差传递理论实现了22 nm工艺MOSFET电流失配模型.仿真实验结果表明,该模型揭示了短沟道效应导致的器件阈值电压变化改变了载流子有效迁移率,进而影响电流增益因子及器件电流的规律,精确地估计了随机栅长变化导致的电气参数统计变化特性.