摘要：随着多种视频编解码标准和视频算法的提出,视频处理器高效性和灵活性显得更为重要。针对视频阵列处理器中数据加载速率与阵列处理单元处理不匹配的问题,通过对视频编解码标准算法的分析,深度挖掘数据访存冗余和传输的特点,在可编程可重构体系结构下,设计了支持灌入和Cache两种工作模式的数据加载电路,并进行了功能仿真和FPGA验证。结果表明,该电路能够满足1080P视频处理对数据加载的要求,采用Desgin Compiler在SMIC 0.13μm CMOS工艺标准单元库下综合,频率可达197 MHz。

摘要：随着图形处理性能的不断提升,图形处理的运算量也日益增多,传统的嵌入式系统面临着挑战。解决这一问题的方案之一是运用可编程器件开发适用于嵌入式系统的图形处理器,从而提高处理速度。现代图形处理器采用各种可编程的着色处理器,虽然ASIC的速度和功耗性能优于可编程处理器,但其灵活性与可靠性却是无法与可编程处理器比拟的。采用一种带精简指令的微控制器架构,重点研究用汇编和可编程处理器协同实现平面剪裁功能,代替原来用纯硬件实现的功能,该流水线执行多指令多数据流(MIMD)。最后,使用大量的测试用例对点、线和三角形在FPGA开发板上进行相应的验证。