摘要：针对双向可控硅(DDSCR)在特征尺寸不断缩小的集成电路中,难以达到窄小静电放电(ESD)设计窗口的ESD防护需求,设计一种PMOS内嵌型浮栅DDSCR(GFDDSCR)ESD保护器件,并基于0.5μm Bipolar-CMOSDMOS工艺进行制备.利用传输线脉冲测试研究不同关键尺寸的GFDDSCR的ESD特性及单位面积ESD防护能力,分析器件ESD特性随关键尺寸变化的规律,得到优化的GFDDSCR的结构参数.结果表明,与DDSCR的改进型结构(IBDSCR)相比,优化的GFDDSCR触发电压下降了27%,电压回滞幅度减小了53%,维持电压和失效电流基本不变,能够满足微纳米级集成电路窄小ESD设计窗口的需求.

摘要：设计并流片验证了一种0.18μmRFCMOS工艺的2.4GHz低噪声放大器的全芯片静电放电(ESD)保护方案。对于射频(RF)I/O口的ESD防护,主要对比了二极管、可控硅(SCR)以及不同版图的互补型SCR,经流片与测试,发现岛屿状互补型SCR对I/O端口具有很好的ESD防护综合性能。对于电源口的ESD防护,主要研究了不同触发方式的ESD保护结构,结果表明,RCMOS触发SCR结构(RCMOS-SCR)具有良好的ESD鲁棒性和开启速度。基于上述结构的全芯片ESD保护设计,RF I/O口采用岛屿状布局的互补SCR结构的ESD防护设计,该ESD防护电路引入0.16dB的噪声系数和176fF的寄生电容,在人体模型(HBM)下防护能力可达6kV;电源口采用了RCMOS-SCR,实现了5kV HBM的ESD保护能力,该设计方案已经在有关企业得到应用。

摘要：为探讨片上集成电路静电放电防护的易闩锁与漏电软失效问题,设计了一种内嵌MOS结构的N跨桥可控硅器件.传输线脉冲测试结果表明:与传统N跨桥改进型可控硅相比,该器件的电压回滞幅度减小了约28.6%.然而,当作用于该器件的瞬态电流从2.0A增大到3.2A时,漏电流从2.8×10^(-7) A逐渐退化至1.7×10^(-5) A,器件较易发生软失效.借助TCAD技术,仿真结果表明:在10-4 A的静电脉冲应力作用下,该器件内部晶格温度高达1 160.5K.通过优化内嵌MOS结构的N跨桥可控硅器件的版图及其金属布线,削弱器件内部的功率密度聚集效应,可使器件在相同电应力下漏电流稳定在10^(-9) A量级.因此,该版图优化方法可有效地抑制器件的局部过热,提高片上集成电路的静电放电防护方案的热稳定性.

摘要：提出了一种基于可见光通信技术的新型无线导览系统。在需要安装导览系统的地方对LED照明系统进行合适的改造,使LED发射带有识别码的可见光。当带有光电二极管的终端进入光照范围时,直接接受识别码,并经过跨阻放大器、滤波电路、电平判决器等电路处理后生成数字信号发送给后级微处理器,再通过解码、识别码比对等处理实现目标定位和无线导览的功能。利用FPGA开发套件及可见光发射机、接收机搭建了一个采用Manchester编解码和OOK调制方式的最简无线导览系统,并通过测试验证了系统的可行性。

摘要：OLSR(最优化链路状态)协议是一个主动式的移动Ad hoc网络路由协议。本文提出了一种基于OOP设计方法的OLSR的实现方案,实现了协议的各种功能。

摘要：栅接地NMOS(GGNMOS)器件具有与CMOS工艺兼容的制造优势,广泛用于静电放电(ESD)保护。鉴于目前GGNMOS的叉指宽度、叉指数及金属布线方式等外部因素对ESD鲁棒性的影响研究较少,设计了不同的实验对此开展对比分析。首先,基于0.5μm Bipolar-CMOS-DMOS(BCD)工艺设计并制备了一系列GGNMOS待测器件;其次,通过传输线脉冲测试,分析了叉指宽度与叉指数对GGNMOS器件ESD失效电流(It2)的影响,结果表明,在固定总宽度下适当减小叉指宽度有利于提高It2;最后,比较了平行式与交错式两种金属布线方案对It2的影响,结果表明,平行式金属布线下GGNMOS器件的ESD鲁棒性更好。

摘要：横向扩散金属氧化物半导体(LDMOS)器件在高压静电放电(ESD)防护过程中易因软失效而降低ESD鲁棒性。基于0.25μm Bipolar-CMOS-DMOS工艺分析了LDMOS器件发生软失效的物理机理,并提出了增强ESD鲁棒性的版图优化方法。首先制备了含N型轻掺杂漏版图的LDMOS器件,传输线脉冲(TLP)测试表明,器件在ESD应力下触发后一旦回滞即发生软失效,漏电流从2.19×10-9 A缓慢增至7.70×10-8 A。接着,对LDMOS器件内部电流密度、空间电荷及电场的分布进行了仿真,通过对比发现电场诱导的体穿通是引起软失效及漏电流增大的主要原因。最后,用深注入的N阱替代N型轻掺杂漏版图制备了LDMOS器件,TLP测试和仿真结果均表明,抑制的体穿通能有效削弱软失效,使其适用于高压功率集成电路的ESD防护。

摘要：为了提高内嵌可控硅(SCR)的横向扩散金属氧化物半导体(LDMOS-SCR)器件应用于高压时的ESD防护性能,基于0.35μm BCD工艺,在典型LDMOS-SCR(Dut1)基础上,制备了两种实验器件,即阳极环N+区的LDMOS-SCR(Dut2)和在阳极端引入漂移层的LDMOS-SCR(Dut3)。在ESD应力作用下,器件开启后的3DTCAD仿真结果表明,相比于Dut1,Dut2和Dut3的电流密度更小,Dut2和Dut3的导通电阻更大。传输线脉冲的测试结果表明,器件的维持电压分别从2.74V增至8.41V和16.20V,Dut2、Dut3的品质因数较Dut1分别增大了1.96倍、3.52倍。该3DTCAD仿真及版图改进方法可为高压IC的ESD防护设计提供有益参考。

摘要：A novel dual-directional silicon controlled rectifier（DDSCR） device with embedded PNP structure（DDSCR-PNP） is proposed for electrostatic discharge（ESD） protection, which has greatly reduced latch-up risk owing to the improved holding voltage（V_h/. Firstly, the working mechanism of the DDSCR-PNP is analyzed. The theoretical analysis indicates that the proposed device possesses good voltage clamp ability due to the embedded PNP（PNP_2）. Then, experimental devices are fabricated in a 0.35 m bipolar-CMOS-DMOS process and measured with a Barth 4002 transmission line pulse testing system. The results show that the V_h of DDSCR-PNP is much higher than that of the conventional DDSCR, and can be further increased by adjusting the P well ***, the reduced leakage current（I_L/ of the DDSCR-PNP shows obvious fluctuations when the P well width is increased to more than 12 m. Finally, the factors influencing V_h and I_L are investigated by Sentaurus simulations. The results verify that the lateral PNP_2 helps to increase V_h and decrease I_L. When the P well width is further increased, the effect of the lateral PNP_2 is weakened, causing an increased I_L. The proposed DDSCR-PNP provides an effective and attractive ESD protection solution for high-voltage integrated circuits.

摘要：在现有的教学机制基础上,本课程建设小组对集成电路设计类课程群进行了探索性的"多维一体"的教学改革,提出了新型集成电路设计类课程体系和教学模式,将工程案例教学法贯穿于课程的理论、实验和作业环节,通过案例教学使学生掌握集成电路的前端和后端设计流程。