摘要：着重讨论了如何利用微处理器中的自测试设计来缩短功能测试序列的长度 .首先 ,依据指令的表示模型 ,将指令测试分成微指令序列和微指令执行两个测试层次 ,提出了一个基于微指令覆盖的最小指令集测试算法 ,只需检测指令集的一个子集就能达到指令测试的目的 .然后 ,通过定义指令的测试代价和测试效率 ,提出了一个可以有效地选择最小测试指令集的方法 .最后 ,将算法应用于 NRS40 0 0微处理器的功能测试 ,仅为传统的全指令集测试序列的 37.7% .

摘要：文章详细阐述了BIOS的基本组成框架,提出了一个适合于检测工控机硬件的BIOS上电自检流程,并就设计中的几个关键性问题:正确性,兼容性和可移植性,以及压缩算法等进行了分析,最后整个BIOS在西北工业大学航空微电子中心自主研发的龙腾S1系统(PC104兼容)平台上进行了严格的验证。

摘要：针对DSP在应用中大量的使用不同精度的小数运算,对数据运算单元进行详细设计.通过对Q15格式小数计算特点的分析,增加多精度累加型数据格式,满足乘累加过程中对于精度的要求.同时,对执行部件的时延进行分析评估后,合理的划分流水线,在满足DSP计算功能的同时,还能够达到较高的工作频率.通过典型的数字信号处理算法核心,对本设计性能进行量化分析.在TSMC 65nm的工艺条件下,其时钟频率达到500MHz.

摘要：现代微处理器中最为重要的一种工作模式为保护模式。对于复杂的保护模式,如果用硬件状态机实现需要花费较大的硬件代价;如果用软件实现则花费的周期数目较多。论文提出了一种采用静态指令翻译技术的保护测试单元来实现保护测试。由于保护测试单元提取了保护测试的共性,可以在一条保护测试指令中完成一次保护测试,因而可以在硬件增加不多的情况下高效率地实现保护测试。文中最后设计了一种保护测试指令的格式和保护测试单元的数据通路,并列举了一段保护测试程序说明了静态指令翻译的使用方法。

摘要：文章分析了可配置成多机系统的嵌入式微处理器中的总线接口单元的结构。文章首先详细分析了这种情况下总线接口单元的控制通路。然后从采用格雷方式FSM编码、FSM有效描述和接口信号的正确描述三个方面讨论该部件的高效实现。

摘要：线程级并行技术能有效的提高微处理器内核的资源利用率,是目前高性能微处理器研究的重点内容。文章分析了网络处理器的线程级并行技术中存在的几个关键问题,结合网络协议处理的特征提出了一种适合于网络协议处理的混合多线程结构。并将其成功应用于网络协议处理微引擎NRS05的设计中,最大程度的提高了网络处理器的分组吞吐率。

摘要：文章介绍了基于片上网络对系统芯片进行测试的原理和实例,这是一种新的设计方法。首先讨论了未来系统芯片存在的各方面测试挑战,并提出了基于片上网络结构的解决方案。其次,在OSI网络堆栈参考模型的基础上,提出了面向测试的片上网络协议堆栈以及对应的测试服务。最后,介绍了基于片上网络的模块化测试方法。

摘要：“龙腾”S1是以工业控制应用为背景的高性能嵌入式SoC,键盘控制器为其整个键盘系统提供硬件基础。本文详细分析了键盘系统的工作机制,给出了一种键盘控制器的设计结构和控制时序,通过优化某些具体电路增加设计的可重用性和可验证性。最后经过FPGA验证,证明该设计完全支持通用的PS/2键盘,在时序和功能上满足了设计要求。