摘要：基于TSMC 90 nm CMOS工艺设计一款多模分频器,可以实现的分频比的范围为32~39.详细介绍了多模分频器的各部分模块,包括双模预定标器、S计数器和P计数器,分析并且讨论了P计数器加入与不加入重新定时电路的时序图.本文设计的分频器应用于K波段高速分数分频频率综合器.测试结果表明应用改进后的多模分频器,频率综合器的带内噪声可以优化15 dB,频偏10 kHz和频偏1 kHz的相位噪声可达到81.30 dBc/Hz和72.44 dBc/Hz.

摘要：基于TSMC90nm CMOS工艺设计了一款高性能锁相环.深入分析了电荷泵的噪声和杂散性能,讨论了LC压控振荡器的锁定范围理论计算以及相位噪声,并且给出了环路滤波器的设计方法.通过MATLAB软件对锁相环整体相位噪声进行系统建模与分析,以优化锁相环的整体相位噪声.整体芯片面积为530μm×720μm,功耗为33mW.测试结果表明,在频偏1 MHz处的相位噪声为-110.6dBc,参考杂散-56.935dBc.

摘要：基于25.2GHz整数电荷泵锁相环(CPPLL)的设计需求,采用TSMC90nm CMOS工艺设计了一款中心谐振频率为25.2GHz的低相位噪声LC压控振荡器.采用单平衡混频器的工作原理,重点分析并建立了关于尾电流源的相位噪声的数学模型,同时进行了合理优化.经过仿真及测试验证,压控振荡器的谐振频率范围为22.77~28.5GHz,相位噪声为-100dBc/Hz@1 MHz,电路功耗为15mA.