摘要：设计了一种具有分段式动态元件匹配(DEM)的高分辨率、低功耗噪声整形SAR ADC。该电路实现了具有无源增益的二阶噪声整形滤波器,从而增强了噪声整形能力。此外,提出了一种分段式动态元件匹配电路来解决由DAC电容失配引起的谐波失真问题,以进一步提高ADC的信噪失真比(SNDR)。仿真结果表明,在4 MS/s的采样速率和40倍过采样率(OSR)的情况下,所设计的噪声整形SAR ADC的信噪失真比达到91.1 dB。当电源电压为1.8 V时,该ADC的功耗仅为231μW,并实现了174.5 dB Schreier优值(FOM)。

摘要：The insertion loss （IL） of a T-type attenuator is theoretically analyzed. A T-type RF （ radio frequency） CMOS （ complementary metal-oxide-semiconductor ） attenuator is designed as an on-off keying（OOK） modulator in a time-hopping ultra wide-band （TH-UWB）communication with a carrier frequency of 4 GHz. In the topology of the OOK modulator circuit, there are three parts, an oscillator with an oscillating frequency of 4 GHz, a T-type attenuator constructed by RF CMOS transistors, and an output impedance matching network with a L-type LC structure. The modulator is controlled by a time-hopping pulse position modulation（TH-PPM） signal. The envelope of the modulated signal varies with the amplitude of the controlling signal. Meanwhile, an output matching network is also designed to match a 50 Ω load. In 0. 18 μm RF CMOS technology, a modulator is designed and simulated. The implemented modulator chip has 65 mV of the output amplitude at a 50 fl load from a 1.8 V supply, and the return loss （ S11 ） at the output port is less than - 10 dB. The chip size is 0. 7 mm × 0. 8 mm, and the power consumption is 12. 3 mW.

摘要：基于SMIC 0.18μm CMOS工艺,设计了一种低温漂超低功耗的带隙基准电压源。采用无电阻电路结构,使基准电压源具有了超低功耗性能。基于分段线性电流模技术,引入滤波电容,极大地降低了温漂系数,稳定了输出电压。利用Cadence Spectre EDA软件,对电路进行设计和仿真。结果表明,在-50℃~100℃温度范围内,温漂系数仅为2.9×10^(-6)/℃。在0.99~3V的电压范围内具有稳定的基准输出。在1kHz频率下电源抑制比为-71.28dB。整个带隙基准源的功耗仅为185.9nW。

摘要：介绍了RFID无源电子标签中EEPROM的基本结构与工作原理。分析了NMOS管Dickson电荷泵及其由NMOS管构成的栅压自举电荷泵的特点与不足。针对当前电荷泵存在的电荷倒流、体效应问题,设计了一种改进输入时钟的电荷泵电路。通过对比仿真后发现,改进设计的电荷泵能减少电荷倒流、提高传输效率。已成功应用于RFID芯片的EEPROM中。

摘要：双曲函数的应用领域十分广泛。本文首先介绍CORDIC算法双曲系统的基本原理及其计算模式,对CORDIC内核及其处理单元做了详细分析。在迭代算法的基础之上,采用流水线技术,以面积换速度,给出了一种基于流水线的CORDIC来实现反双曲正切函数,具有很高的精度和很快的速度,使设计出的软核能够在精度要求很高的场合中运行。用Verilog HDL对其编程设计和进行功能仿真、时序仿真及下载测试的结果表明,该函数具有很好的实用性。

摘要：基于Gilbert单元,本文采用0.18μm CMOS工艺设计了一个工作在5.25GHz的高增益、低噪声下变频双平衡混频器.该混频器采用电流注入技术以减少流经开关管和负载的电流,缓解电压裕度和功耗的限制.采用谐振电感抑制寄生电容的充放电,减小流入寄生电容的电流,从而降低闪烁噪声.在跨导管的源极接入电感,形成负反馈电路,从而提高了电路的线性度.基于0.18,m CMOS工艺与1.8V电源电压的后仿真表明,下变频混频器具有良好的250MHz中频输出特性,电路匹配良好,测试得到的转换增益为22.65dB,输入三阶交调点为-7.66dBm,在中频250MHz处的单边带噪声系数为5.58dB,整个电路的功耗为8.64mW.

摘要：设计了一种基于SMIC 0.18μm RF 1P6MCMOS工艺的高性能全差分环形压控振荡器(ring-VCO),采用双环连接方式,并运用交叉耦合正反馈来提高性能。在1.8V电源电压下对电路进行仿真,结果表明:1)中心频率为500MHz的环形VCO频率调谐范围为341～658MHz,增益最大值Kvco为-278.8MHz/V,谐振在500MHz下VCO的相位噪声为-104dBc/Hz@1MHz,功耗为22mW;2)中心频率为2.5GHz的环形VCO频率调谐范围为2.27～2.79GHz,增益最大值Kvco为-514.6MHz/V,谐振在2.5GHz下VCO的相位噪声为-98dBc/Hz@1MHz,功耗为32mW。该VCO适用于低压电路、高精度锁相环等。

摘要：为了研究和设计微波波段带宽为400MHz、60dB动态范围的自动增益控制电路,对自动增益控制电路的电路结构、工作原理、增益调节方法、设计原理等几方面进行详细分析。根据设计原理讨论了系统电路的可行设计方案,按照设计指标要求选取了ADL5330、ADL5513等芯片搭建设计了系统的硬件电路。该硬件电路测试结果的电路工作频率范围为500～900MHz,输入动态范围为60dB,输出信号功率平坦度小于等于3dB。测试结果表明电路性能达到设计指标要求。

摘要：采用0.18μm CMOS工艺设计了一种应用于UWB的低噪声放大器(low noise amplifier,LNA).该LNA工作频率为3~5GHz,采用Matlab数学建模方法优化噪声系数,同时采用了单端输入差分输出的电路结构实现信号差分输出;采用了RC反馈技术和源级负反馈技术进行输入宽带匹配.设计使用Cadence软件进行后仿真,仿真结果显示,平均输出增益(S21、S31)为16.1dB,3~5GHz范围内S11<-10.9dB,NF为2.04~2.68dB,差分输出端口最大误差相位为4°.使用1.8V电源供电,直流功耗为18.4mW.

摘要：数字存储器可以完成数据采集、数据存储等功能,具有很广泛的应用前景。论述了以Altera高性能FPGA-EPC3C40F484I7为核心处理器的高速信号数字存储系统的硬件设计原理以及基于FPGA的数字存储系统硬件设计实现技术。详细阐述了系统架构以及各功能模块,给出了各模块硬件外围接口的连接图,重点分析了DDR2接口电路设计中的几个关键问题,并结合实际设计中遇到的问题给出了解决方法。该数字存储系统可以用于高速宽频信号的存储等方面。