摘要：密码技术是现代信息安全技术产业发展的核心,其中,国密SM4分组密码算法因其硬件实现简单、效率高等优点,已广泛应用于加密传输、加密存储等领域.随着应用领域的不断扩展,对硬件加密效率的需求也随之提高.目前,借助流水线技术,基于ASIC实现的SM4算法在ECB(electronic code book)工作模式下能够达到较高的吞吐量.然而,在CBC(cipher block chaining)模式下,由于相邻的数据存在依赖关系,流水线技术难以提高硬件设计的吞吐率.为解决这一问题,提出了2种逻辑化简方法:一种作用于轮函数迭代过程,另一种作用于S盒置换过程.这2种方法在每一轮迭代的关键路径中均减少了2个异或运算的延时.在TSMC 40 nm工艺下的ASIC综合结果表明,该设计在CBC模式下的吞吐率达到4.2 Gb/s,单位面积吞吐量达129.4 Gb·s^(-1)·mm^(-2),高于已发表的同类设计.