摘要：提出了一种高压低功耗比较器电路。该电路基于0.5μm CMOS工艺设计,采用差分对单端输出结构,利用高压PMOS尾电流进行偏置,实现了降低功耗的目的。结果表明,该电路静态电流约为8.25μA,工作电压范围为3~18 V,输入失调电压为5 mV,输入失调电流约6 fA,输入偏置电流约2.5 pA。该电路适用于低功耗、高压模拟模拟集成电路领域。

摘要：从半导体器件物理的角度分析了dVss/dt触发N阱CMOS器件的闩锁失效现象。当瞬时负电压脉冲峰值满足Vss_peak<Vss0(导通临界值约为-0.8V)时,CMOS器件发生闩锁效应。dVss/dt外界触发作用消失后,为了达到稳定闩锁效应状态,存储在寄生PNPN结构中耗尽电容的电荷量Qc要大于Qc0(临界值),需要足够的脉冲宽度和较小的晶体管渡越时间。Silvaco瞬态仿真验证表明,该研究结果可用于改善CMOS集成电路的可靠性设计。

摘要：采用优化ESD注入条件改善了NMOS器件结构。对该亚微米ggNMOS ESD防护电路单元进行了传输线脉冲TLP法测试。测试结果表明,优化后的多插指通道保护结构的静电释放电流均匀性得到改善。对该ESD注入型NMOS输出特性的研究发现,在强场下漏极电流I_(DT)是一种复合电流,随着栅源电压超过阈值V_(GS)0,它会呈现I_(DT)-V_(GS)微分负阻现象。从MOS-Bipolar复合模式下的碰撞电离和Snapback效应两方面对I_(DT)-V_(GS)微分负阻现象进行了理论分析。研究结果可用于优化CMOS/BiCMOS IC的ESD设计。

摘要：硅转接板是3D IC中实现高密度集成的关键模块,获取其技术参数对微系统的设计至关重要。以实际研制的一种2.5D硅转接板为研究对象,对大马士革铜布线(Cu-RDL)、硅通孔(TSV)关键电参数的测试结构与测试方法进行了研究,并对TSV电参数测试结构的寄生电容进行了分析。研究结果表明,研制的2.5D硅转接板中10μm×80μm TSV的单孔电阻为26 mΩ,1.7μm厚度的Cu-RDL的方块电阻为9.4 mΩ/,测试结果与理论计算值相吻合。本研究工作为2.5D/3D集成工艺的研发和建模提供了基础技术支撑。

摘要：为有针对性地做好部队官兵健康教育工作,我们对某部新兵进行了艾滋病(AIDS)认知情况调查.1 对象与方法采用无记名问卷方式对544名新兵进行调查.自行设计问卷,内容涉及6个部分共42个问题,包括人口学特征、AIDS基本概念、传播途径、易感人群、对待AIDS病人态度及获取知识的途径.现场发卷,独立答卷,当场收回,结果以SPSS统计学软件进行χ2检验.