摘要：建立在SOI衬底上的FinFET结构被认为是最具全面优势的非常规MOS器件结构.本文通过合理的设计将FinFET结构迁移到普通体硅衬底上,利用平面凹槽器件的特性解决了非绝缘衬底对器件短沟道效应的影响,同时获得了一些标准集成电路工艺上的改进空间.运用标准CMOS工艺实际制作的体硅CMOSFinFET器件获得了较好的性能结果并成功地集成到CMOS反相器和环形振荡器中.结构分析与实验结果证明了体硅CMOSFinFET在未来电路中的应用前景.

摘要：A comprehensive way to design a sub 50nm SADG MOSFET with the ability of being fabricated by improved CMOS technique is *** this way,the gate length and thickness of Si island of DG device show many different scaling limits for various ***,the spacer insulator shows a kind of width thickness on device drain current and circuit speed.A model about that effect is developed and offers design consideration for future.A new design of channel doping profile,called SCD,is also discussed here in *** DG device with SCD can achieve a good balance between the volume inversion operation mode and the control of V th .Finally,a guideline to make a SADG MOSFET is presented.

摘要：硅像素传感器上的保护环结构有利于提高传感器的耐高电压性能,为评估保护环结构对硅像素传感器的保护效果,仿真分析了三种保护环结构。通过计算机辅助设计技术对三种保护环结构进行二维建模,利用TACD内置的电学模型对三种保护环结构的I-V特性进行了仿真。研究结果表明,电流收集环会提高像素的耐高电压性能,同时不等间距保护环、保护环的内外等距离Al悬挂以及多个保护环结构有利于进一步提高传感器的击穿电压。

摘要：硅漂移探测器(SDD)因能量分辨率高和计数率高广泛应用于X射线的探测分析。阐述了同心圆环结构的圆柱形硅漂移探测器的工作原理,基于该结构采用TCAD仿真其内部电势分布、电场分布和电子浓度分布,依照仿真结果对器件结构进行优化,并对所研制的器件电学特性进行了测试分析。结果表明,优化后的硅漂移探测器内部漂移电场较为均匀并且电场强度较强,能够满足探测器的设计需求。

摘要：对目前基于过渡金属硫族化合物(TMD)材料(MoS_(2)、WSe_(2)等)的互补金属氧化物半导体(CMOS)反相器电路相关研究进行了综述。总结了TMD材料的物理性质、制备方法和基于TMD的场效应晶体管器件的研究进展。对基于TMD的集成电路技术研究进行了介绍与分析。分别在结构设计、集成工艺、性能优化及电路集成等方面对基于TMD材料的CMOS反相器电路进行了总结与分析。介绍了两种集成结构及对应的工艺流程,详细分析了CMOS反相器电路性能优化的方法。最后指出了目前的关键挑战及未来的发展趋势。

摘要：隧穿场效应晶体管（TFET）已成为低压低功耗半导体器件的一个重要发展方向，但是自身存在的问题使其目前难以在实际电路设计中得到大量应用，主要原因之一是其开态电流过小。对隧穿场效应晶体管进行了简要介绍，从其隧穿几率等方面对器件的优化进行了分析。并综述了隧穿场效应晶体管的研究进展，包括基于传统Ⅳ族材料、Ⅲ-Ⅴ族材料以及GeSn材料等的隧穿场效应晶体管，并对基于负电容效应的铁电隧穿场效应晶体管进行了简要分析与介绍。然后，对隧穿场效应晶体管的改良与优化方向进行了简单总结，研究表明采用新材料或新结构的器件可极大地改善隧穿场效应晶体管的电学性能。

摘要：　为了在体硅CMOSFinFET中用等离子体腐蚀精细凹槽图形,研究了将电子束直写曝光用于原为深紫外光学曝光的UV3正性抗蚀剂的工艺技术;详细分析了包括膜厚、曝光能量、曝光剂量、显影时间、设计尺寸和衬底材料等在内的各类工艺参数与实际曝光图形效果的关系;特别指出了曝光过程中特有的延迟效应及解决办法。采用最终的优化工艺条件,得到了合适的图形效果。

摘要：纳米尺度的图形化以及先进刻蚀技术是先进围栅(gate-all-around, GAA)器件面临的重要挑战之一。通过自对准侧墙转移技术设计和实现了纳米尺度的鳍和栅。同时采用剪裁氮化硅硬掩膜的方案设计实现了鳍剪裁,高效率地形成均匀的鳍阵列(宽度49 nm,高度400 nm,长度402 nm)。另外,通过自对准侧墙转移技术形成了宽度为48 nm的栅,栅顶部还有较厚的SiO_(2)/SiN_(x)/SiO_(2)(ONO)掩膜,内部非晶硅“伪栅”被ONO硬掩膜和侧壁覆盖良好。将该两项技术应用在环栅堆叠硅纳米片金属氧化物半导体场效应晶体管(MOSFET)中,获得栅长(L_(G))为60 nm的器件,在0.7 V栅压时器件的驱动电流高达676μA/μm,比未用该技术的60 nm栅长的器件驱动性能提升了4.02倍,开关比(开态电流(I_(on))/关态电流(I_(off)))为5.7×105。该工作对未来纳米尺寸图形的制备以及先进电子器件研制具有重要的参考意义。

摘要：The optimizations to metal gate structure and film process were extensively investigated for great metalgate stress（MGS） in 20 nm high-k/metal-gate-last（HKVMG-last） nMOS *** characteristics of advanced MGS technologies on device performances were studied through a process and device simulation by TCAD tools. The metal gate electrode with different stress values（0 to—6 GPa） was implemented in the device simulation along with other traditional process-induced-strain（PIS） technologies like e-SiC and nitride capping *** MGS demonstrated a great enhancing effect on channel carriers transporting in the device as device pitch scaling *** addition,the novel structure for a tilted gate electrode was proposed and relationships between the tilt angle and channel stress were *** with a new method of fully stressed replacement metal gate（FSRMG） and using plane-shape-HfO to substitute U-shape-HfO,the effect of MGS was *** greater film stress in the metal gate,the process conditions for physical vapor deposition（PVD） TiN-x- were *** maximum compressive stress of—6.5 GPa TiN_x was achieved with thinner film and greater RF power as well as about 6 sccm N ratio.

摘要：设计了一种新的3D硅像素探测器的器件结构以简化制造工艺。该结构仅包含一种掺杂类型的柱状电极。通过工业级TCAD仿真对这种结构的电学特性进行了深入研究,阐述了它的技术优势及潜在缺陷。同时研究了制造这种3D硅像素探测器的特殊工艺流程和相关关键工艺,并给出了主要工艺结果。