摘要：空天通信信道时变性强且包含复杂干扰,而经典信道编码以高斯信道为假设设计,其直接应用将带来通信资源效率低、灵活性差、传输可靠性难以保障等问题.本文针对这一问题提出了一种基于基模图的广义稀疏随机编码构造及实现方法,通过在基于基模图随机编码架构上引入高维代数约束,提升了在极低码率下的编码纠错性能;进一步通过动态调整高维约束阶次和维数实现码率兼容,支持对信道非高斯特征以及传输业务需求的适配.测试结果表明,该编码可实现码率范围1/40~1可变、信息位长度104~20000 bit可变、速率25 Kbps~10 Gbps可变的编译码,可在SNR=-37.1 dB(对应E_(b)/N_(0)=-0.79 dB)的低信噪比下实现误帧率优于1.0×10^(‒4)的高可靠通信.

摘要：面向高分辨率对地观测卫星的高速数传应用需求,提出了一种低实现复杂度、多码率融合的LDPC并行编码结构,以及采用该结构的编码器芯片设计方案。基于TSMC 130 nm CMOS标准单元库,该编码器芯片在200 MHz时钟下能够达到1.6 Gbps的吞吐率,硅片面积为5.495 mm2,功耗仅为184.3 m W。与传统结构设计的相同吞吐率的LDPC编码器芯片相比,本文方案可以将存储空间需求降至传统结构的18.52%,硅片面积和功耗分别下降至传统结构的20.3%和83.3%,非常适用于超高速星上通信应用。

摘要：针对卫星高速数传系统的高增益、多码率、高可靠性通信编码应用需求,提出了一种低密度奇偶校验(LDPC)码组的低实现复杂度、高速的编码器设计实现方案,通过高效复用不同码率和不同扩展因子的编码硬件资源,并采用低存储和局部三模冗余设计,有效降低了多码率高速LDPC编码器的整体硬件规模并显著提升了编码速率和可靠性。现场可编程门阵列(FPGA)实现结果表明:该方法设计的融合28种码字的航天加固编码器可基于单片Xilinx XC2V3000FPGA芯片实现,最高编码速率可达3.2Gb/s;其触发器、查找表和存储器资源与已有方案相比,分别降低了24.5%、34.4%和11.1%。该编码器设计方案在当前及未来的卫星数传系统中具有较高应用价值。

摘要：受光源、光器件和光纤损耗影响,量子安全直接通信系统的信息传输面临删除概率极大、接收概率极低的难题。为保证量子安全直接通信系统信息传输的可靠性,该文提出了基于空间耦合LDPC-BCH码的信道补偿方案,解决了极低码率码字构造和逼近Shannon限实用码字设计2方面的问题。将多个相同的分组LDPC-BCH码通过边连接的方式耦合起来构造得到了空间耦合LDPC-BCH码。建立了空间耦合LDPC-BCH码集的外信息转移函数,并基于外信息转移函数分析了码集的译码门限值。仿真结果表明:与分组LDPC-BCH码相比,空间耦合LDPC-BCH码的译码门限更接近Shannon限,误比特率更低。在信道接收概率为0.4%时,采用传输效率为0.001的空间耦合LDPC-BCH码信道补偿方案,系统误比特率低于10-6。

摘要：为研究低密度奇偶校验(LDPC)码在采用不同译码算法时的误码平台特性,利用硬件仿真系统实际测试数据,对LDPC码采用不同迭代译码算法的误码平台特性进行统计分析。分析结果表明:LDPC码采用和积(SP)算法或修正最小和(MMS)算法译码失败后,残留错误比特数目一般很小;因此,LDPC码可作为级联码的内码,实现极低的误比特率。与MMS算法相比,SP算法译码后错误码字中的残留错误比特通常更少,更适合级联码。基于上述分析设计的级联码可以在较低的门限下实现低于10-10的误码率。