摘要：由于参考纹理视图的前景遮挡和不同视点间的视角差异,基于深度图的虚拟视点合成会产生大量空洞,先前的空洞填充方法耗时较长且填充区域与合成图像缺乏纹理一致性。该文首先对深度图进行预处理来减少空洞填充时的前景渗透;然后,针对经3D-warping后输出合成图像中的空洞,设计了一种基于生成对抗网络(GAN)架构的图像生成网络来填充空洞。该网络模型由2级子网络构成,第1级网络生成空洞区域的纹理结构信息,第2级网络采用了一种结合上下文特征融合的注意力模块来提升空洞填充质量。提出的网络模型能有效解决当虚拟视点图像中的前景对象存在快速运动时,空洞填充区易产生伪影的问题。在多视点深度序列上的实验结果表明,提出方法在主客观质量上均优于已有的虚拟视点图像空洞填充方法。

摘要：本文介绍了Philip公司的Trimedia系列多媒体DSP芯片TM1300的同步串行接口(synchrous　serial　interface)与Modem模拟前端STLC7545的结构、功能及特性,分析了两者之间的通信过程,并且介绍了通过API函数来实现两者之间通信。

摘要：移动通信网络流媒体服务资费较高,限制了人们在没有有线电视、宽带互联网连接、无线Wi Fi互联网连接的地方用手机收看视音频节目。针对这一现状,提出了一种基于嵌入式流媒体服务器的多功能视频点播系统。以ARM板和Wi Fi网络适配器作为流媒体服务器,设计一款Android手机播放器作为客户端,实现在智能手机上、多个客户端同时免流量接收服务器本地或外接设备推送的高清、超高清视频。该系统适用于公交、广场、电梯、商场、景区等场合,人们用手机观看视音频,实现不用耗费自己的流量,自由快速地选择自己喜欢的节目。

摘要：研究了8B/10B(8 bit/10 bit)编码规则及其内在相关性,提出了一种简单实用的8B/10B编码器的实现方法,具有运算量小、速度快、可靠性高等优点。该方法通过硬件描述语言Verilog HDL实现编码算法的描述,并通过高性能的FPGA器件进行仿真和综合,实现了具体的硬件电路,并验证了设计方法的有效性和可行性。

摘要：FPGA和ASIC是高清视频编码器较合适的实现平台,视频编码芯片架构设计面临着较多挑战,包括吞吐量巨大、外存带宽极高、硬件资源消耗大、数据依赖阻塞正常流水、多目标性能较难均衡等。高清视频编码芯片架构设计需和算法优化相结合,以实现多个目标参数之间均衡,如何评价硬件架构的多目标性能,是首先要解决的问题。在分析芯片架构设计面临挑战、典型关注的多目标性能基础上,提出多目标性能参数的度量方法,对多个目标参数进行合理映射和归一化处理,并首次提出多目标性能评价模型。基于此模型,对主流的高清H.264/AVC编码芯片架构的多目标性能进行了评价和比较。该研究对于优化H.264/AVC及新一代HEVC编码芯片架构有着重要的参考价值。

摘要：针对视音频优化量化算法研究,本文通过模拟最佳软判决量化特点,引入系数间的相关性,在硬判决量化基础上提出一种有记忆信源模型的量化算法。该模型统计了量化块中每个位置编码比特节省估计量,利用贝叶斯二值判别法计算出可区分量化结果的最佳估计阈值,二值做差得到码率节省余量,利用码率节省余量实现对量化偏移量的动态调节,从而优化量化算法。实验表明,基于本文的有记忆信源模型相较于传统硬判决量化有显著性能提升,BD-PSNR有0.0964d B提升,相当于3.5723%码率节省。本文偏移量模型基于离线建模,实时计算所需额外计算复杂度较小,适合硬件编码器架构设计实现。

摘要：介绍了Ｐｈｉｌｉｐｓ公司ＴｒｉＭｅｄｉａ系列多媒体ＤＳＰ芯片ＴＭ１１００及其ＰＣＩ／ＸＩＯ总线接口的功能及特性，提出了利用ＰＣＩ／ＸＩＯ总线接口实现ＤＳＰ系统与其他系统之间并行通信的设计方案．

摘要：高清、超高清视频编解码芯片结构设计中,原始图像帧和解码图像参考帧都存在外部存储器,外存访问带宽是系统设计的一大难题.通过图像压缩编码技术来降低图像冗余度,从而减小图像的存储容量和传输带宽.针对这一问题,提出了一种改进型无损图像压缩算法.与已有无损压缩算法相比,改进后算法以宏块为预测编码的基本单元,支持宏块随机访问;首先在预测部分加入块级预测与分层预测的自适应选择;然后在编码部分融入两种预测模式的半定长变长编码.实验结果表明,可降低带宽约50%.

摘要：针对现有WIMAX标准中LDPC/Turbo双模译码器设计在精确计算时未充分考虑迭代次数的问题,提出了一种适用于LDPC和Turbo码的自适应迭代译码算法,可灵活应用于由FPGA技术实现的双模译码器.该算法通过跟踪中间消息计算错误概率,根据多条件判定精确计算迭代次数,从而实现译码算法与错误概率变化特征的自适应性;通过改进的预判决机制减少平均迭代次数.利用Matlab搭建WIMAX系统测试链路,对TDMP多种算法的误码性能与迭代次数的关系进行测试,实现了12个SISO处理单元并行的LDPC/Turbo双模译码器.结果表明,所设计的译码器减少了算法中冗余的迭代过程,并且完全满足该标准下最大码长的要求.

摘要：基于IP网络的多媒体应用越来越广泛,本文首先解决多媒体DSP芯片TM1300与以太网控制 器CS8900A的硬件接口的设计,分析嵌入式操作系统pSOS+内核中实现TCP/IP协议钱的网 络模块pNA+,最后实现在pSOS+操作系统环境TCS8900A的网络驱动程序的设计。