摘要：为实现高性能处理器,超导RSFQ(快速单磁通量子)电路被提出.该电路主要由超导约瑟夫森结和超导无源传输线组成,对其建模分析是超导RSFQ电路设计的基础.本文提出了基于FDTD(时域有限差分)的约瑟夫森结与超导传输线的协同分析方法.该方法采用FDTD数值方法求解超导传输线的电报方程.在超导传输线与约瑟夫森结交界处的非线性边界条件上,采用了Newton-Raphson迭代算法.数值结果表明,本文提出的约瑟夫森结和超导传输线的协同分析方法与WRspice仿真软件相比具有相同精度,且运算效率显著提高.

摘要：介绍了一种适用于高清晰度电视解码芯片的MPEG2标准逆量化器的VLSI的设计和实现方法。采用了快速的wallace-booth乘法器提高电路的计算速度。在 75 MHz时钟频率下,用Synopsys软件进行仿真,在0.35μm工艺CMOS单元库下进行综合。电路规模为 3500门左右 ,关键路径延时为10.3ns,其性能完全满足高清晰度数字电视解码要求。

摘要：利用非均匀耦合传输线的奇、偶模S-参数特性,提出了一种宽带3 dB耦合器的设计方法.用级连ABCD矩阵对所设计出的耦合器的分布参数特性进行仿真,结果表明非均匀耦合传输线可以有效适用于宽带方向性耦合器设计.

摘要：针对标准单元模式的超大规模集成电路布局问题,本文提了一种新的基于线长和时延双重优化目标的布局算法。在以优化线长为目标函数的布局结果基础上,进一步优化了芯片的时延特性,并通过算法设计较好地解决了二者优化方向的一致性。通过标准单元测试电路的实验结果比对,该算法在线长及时延优化方面综合性能良好。

摘要：在考虑标准单元设计方法特点的基础上,提出了一种针对互连线时延优化的缓冲器插入及布线算法。该算法考虑标准单元设计中的缓冲器插入区域限制,在布线的同时插入缓冲器,能有效实现单路径时延最小化。

摘要：利用加权拉盖尔多项式-时域有限差分方法(WLP-FDTD)求解电源配送网络中电源地平面的瞬态响应过程。将电源地平面等效为二维电路模型,计算该模型在时域中的方程,采用拉盖尔基函数展开电流电压表达式,利用其正交性,避免了稳定约束条件进而得到方程的求解。与传统的时域有限差分方法(FDTD)相比,提出的方法分离了时间和空间变量,不受稳定条件的约束,在计算电源地平面剖分网格数较多时,具有较高的计算速率。仿真结果表明在电源地平面的分析中采用二维WLP-FDTD比FDTD的效率更高。

摘要：分析了无通孔接地板对共面波导(CPW)至微带转换过渡的影响.计算和实验结果显示,如果在缩短其长度的同时加宽其宽度,可以有效地增加转换的带宽.通过等效电路做出了一定的解释,同时提供了简单的无通孔CPW至微带转换设计指导方法.

摘要：雷达信号处理主要目的是实现对目标角度的跟踪,伺服系统根据角误差驱动并调整天线方向,因此角误差的计算直接决定了跟踪速度。本文提出了一种基于坐标平面旋转的比幅测角方法,在误差允许的范围内,进行多次坐标旋转简化运算同时给出角误差符号位,经流水级除法器计算,在200M工作频率下所提方法的整个测角过程仅需105 ns即可得到角误差结果。在SMIC 0.13μm CMOS工艺下对两种方法设计电路进行流片测试,结果表明所提方法与基于求模算法的比幅测角方法相比,降低功耗62%,面积减少27.5%,性能表现更优,验证了该方法的有效性。

摘要：在大量仿真数据以及当前集成电路设计工艺的基础上,提出了一种简单互连线负载的有效电容计算模型.该模型基于精确的互连线π模型,考虑了互连线电阻对负载互连线的屏蔽作用,并能与目前常用的器件时延公式兼容.实验结果表明,该模型与电路模拟软件SPICE仿真结果相比较误差小于1.2%.

摘要：提出了基于半模基片集成波导(HMSIW)互连的高速数据传输系统,并实现了单通道7.5Gbps的高速数字信号传输。对传统SIW互连传输系统进行了改进,设计加工了新型HMSIW波导互连,替换传统SIW波导互连,使得信道传输带宽和系统传输速率显著提高。在相同主模截止频率条件下,HMSIW的工作带宽为SIW的两倍,而其宽度尺寸仅为SIW的一半。仿真与实测结果显示论文提出的HMSIW互连传输系统与文献提出的传统SIW互连传输系统相比,前者的最高传输速率是后者的1.5倍。