摘要：为了分析带隙基准(bandgap reference,BGR)在太空环境等极端条件下的单粒子辐射特性,分别在65 nm和28 nm体硅CMOS工艺下设计实现了一款BGR试验芯片,并采用脉冲激光单粒子模拟试验研究了其单粒子辐射特性。试验结果发现,当脉冲激光能量足够高时,BGR的输出电压显著增加,且退火后电压不能恢复,表明BGR发生了单粒子硬损伤(single-event hard damage,SHD),进一步的试验研究证明BGR中的三极管是诱发SHD的敏感器件。该研究为在体硅CMOS工艺下对BGR进行抗SHD加固设计提供了重要理论参考。

摘要：随着集成电路特征尺寸的不断缩减,CMOS集成电路的单粒子效应问题越来越严重。为了提高低压差线性稳压器(LDO)的单粒子瞬态(SET)效应加固效果,该文通过SPICE电路仿真和重离子实验研究了一种28 nm CMOS工艺LDO的SET失效机制,并研究了关键器件尺寸大小对SET脉冲的影响,提出一种有效的LDO加固方法。SPICE电路仿真发现这种LDO的敏感节点主要位于误差放大器(EA)内部。功率管(MOSFET)栅极节点的环路滤波电容会明显地影响单粒子瞬态脉冲的幅度,也会轻微地影响单粒子瞬态脉冲的宽度。误差放大器内部关键节点的器件尺寸会影响稳压器输出的单粒子瞬态脉冲的幅度和宽度。通过增加功率管(MOSFET)栅极节点电容和调整误差放大器内部相关节点器件尺寸的方法对LDO进行了SET加固设计。电路仿真和重离子实验结果表明这种加固方法能够有效地降低LDO输出的单粒子瞬态脉冲的幅度和宽度。

摘要：针对“VLSI设计”课程实践教学中存在关注设计流程、掌握相关EDA工具,但缺乏对先进电路版图设计技术应用和创新实践的问题,提出了基于课前熟悉流程工具、课堂开展归纳分析和课后作业改进创新三个层次的实践教学模式,并以晶体管设计实践课为例,阐述了三个层次的实践教学方法。采用该实践教学模式使学生在熟练掌握全定制物理设计流程的同时,培养了探索创新的思维和追求极致性能的信念,为进一步提高集成电路设计人才的培养质量提供了有益参考。

摘要：随着片上系统(SoC)技术的发展,芯片内各个模块交流频繁。异步系统因功耗低、速度提升潜力大和抗干扰能力强而备受青睐,但是异步电路设计复杂,数据的跨时钟域传输是亟需解决的问题。国际上目前最流行的方式是FIFO,但随着SoC复杂度的提升,一个系统上集成上百个模块,利用FIFO将会占用大量的资源,产生很大的功耗。通过分析异步传输的特点,提出一种使用指示信号来实现跨时钟域数据传输的方法,该方法与FIFO相比,在性能不减的情况下大大降低了功耗及其复杂度。利用Verilog对两个模块(CPU和FPGA)的跨时钟域数据传输进行设计仿真,通过Xilinx公司的Vivado硬件验证了其可行性。最后通过与FIFO方式的设计进行对比,说明该方法比FIFO具有更好的应用价值。

摘要：针对标准体硅在CMOS和PD SOI CMOS两种工艺下的nMOSFETs,研究了沟道长度和宽度缩减对热载流子效应的影响。实验结果表明,在两种工艺下,热载流子的退化均随着沟道长度的减小而增强;然而,宽度的减小对两种工艺热载流子退化的影响却截然不同:体硅工艺的热载流子退化随宽度的减小而增强,SOI工艺的热载流子退化随宽度的减小而减小。基于界面态对热载流子效应的影响深入分析了长度减小导致两种工艺下热载流子退化均加重的原因;同时基于边缘电场分布对热载流子效应的影响解释了宽度减小导致两种工艺下热载流子退化规律截然相反的现象。研究结果对于实际深亚微米工艺下,集成电路设计中器件工艺尺寸和版图结构的选择具有一定指导意义。

摘要：国防科学技术大学《VLSI设计》是微电子学与固体电子学专业研究生的核心专业基础课。对国内外相关课程设置和教学情况进行了综述,介绍了《VLSI设计》课程总体建设情况,从教学内容、教学方法、实验教学和考核方式四个方面对课程的教学改革进行了说明,最后对课程后续建设目标进行了展望。

摘要：单电子晶体管以其超小的器件尺寸和极低的功耗,被认为是最有希望代替MOS器件的技术。国内外研究人员已经提出了多种基于单电子晶体管的逻辑结构。本文在分析单电子晶体管体电压效应的基础上,首次提出了基于体电压控制的可重构单电子晶体管逻辑门(RSETLG)。SPICE的模拟结果表明,RSETLG能够以其简单的结构实现多种逻辑功能,具有很高的应用价值。