摘要：本文主要介绍以单片机为基础,采用存储程序控制技术,实现对指挥调度通信系统话路设备进行控制的软硬件设计方案。

摘要：给出了基于 0 2 μm砷化镓赝晶高电子迁移率器件工艺设计的高速锁相环芯片的电路结构、性能分析与测试结果 .芯片采用吉尔伯特结构的鉴相器和交叉耦合负阻差分环形压控振荡器 ,总面积为 1 1 5mm× 0 75mm .锁定时中心工作频率为 4 44GHz ,锁定范围约为 360MHz,在1 0 0kHz频偏处的单边带相位噪声约 - 1 0 7dBc/Hz,经适当修改后可应用于光纤通信系统中的时钟数据恢复电路 .

摘要：介绍了用TSMC0 18umCMOS工艺设计的千兆以太网数据判决芯片的模块及单元电路的结构,给出版图,后仿真及测试结果。该芯片采用CMOS互补逻辑的D触发器结构,功耗小于25mW,最高工作速率大于3 125Gbps,可直接用于千兆以太网物理媒介配属层的时钟数据恢复电路中。