摘要：设计了一种低功耗的2D DCT/IDCT处理器。为了降低功耗,设计基于行列分解的结构,采用了Loeffler的DCT/IDCT快速算法,并使用了零输入旁路、门控时钟、截断处理等技术,在满足设计需求的基础上降低了系统的功耗。常系数乘法器是该处理器的一个重要部件,文中基于并行乘法器结构设计了一种新型的低功耗常系数乘法器,它采用了CSD编码、Wallace Tree乘法算法,结合采用了截断处理、变数校正的优化技术,使得2D DCT/IDCT处理器整体性能有较大提高。设计的时钟频率为100 MHz,可以满足MPEG2 MP@HL实时解码的应用。采用SMIC0.18μm工艺进行综合,该2D DCT/IDCT处理器的面积为341 212μm2,功耗为14.971 mW。通过与其他结构的2DDCT/IDCT处理器设计分析与比较,在满足MPEG2 MP@HL实时解码应用的同时,实现了较低的功耗。

摘要：该文基于并行乘法器结构设计了一种新型的低功耗常系数乘法器。它采用了CSD(Canonical sign-digital)编码,W allace Tree乘法算法,结合采用了截断处理,变数校正的优化技术,实现了一种适用于DCT/IDCT变换的常系数乘法器。该乘法器的输入字长为15bits(Q3格式)输出字长为15bits(Q3格式),常系数字长为15bits(Q14格式)。采用SM IC0.18 um工艺进行综合,本设计的面积为13 974滋m 2,并在100M H z的时钟频率下功耗为0.69m w。通过与其它算法实现的乘法器进行分析与比较,说明了该设计在满足性能的同时,实现了较小的面积与较低的功耗。

摘要：提出了一种可综合算术运算单元的性能评估与建模方法 .该方法以单位门面积及延迟模型为基础 ,在设计的早期即可估算电路的面积、延迟等性能指标 ,从而便于设计者进行 VL SI结构的优化 ,避免设计叠代 ;并以算术运算中最典型的二进制加法器为例 ,研究如何利用该模型对电路的 VL SI实现结构进行评估、优化 ;理论分析的结论与电路的实现结果吻合 。

摘要：文章提出了一种适合于HDTVSoC的AMBA总线设计方案,并对整个架构进行了详细的验证;实践证明,AMBA总线非常适用于HDTVSoC系统;与用硬件描述语言构建的测试平台相比,软硬件协同的验证方法不但有更高的仿真覆盖率,而且更加高效省时。

摘要：SoC是大规模集成电路发展的必然趋势。完整的SoC平台包括硬件平台和软件平台,硬件平台上运行软件,软件平台又可以进一步验证硬件平台。本文设计了一个基于AMBA总线的SoC硬件平台,并以μClinux操作系统为基础构造软件平台。通过软硬件协同验证的方法,验证了平台的可靠性。该平台已在HDTVSoC设计中得到应用。

摘要：介绍了地面数字视频广播(DVB-T)解交织模块的原理,具体分析了其工作过程与硬件实现。使用新的整体架构与预判决算法,节省所需要的存储器空间,FPGA验证结果表明,设计可以在功能没有损失的情况下有效降低复杂度,节省大约50%的存储器空间。

摘要：提出了一种适用于DVB(Digital Video Broadcasting)系统的低复杂度Reed-Solomon解码器结构.在解码器的设计中充分利用了DVB系统提供的高倍率时钟,提高了核心算法模块的计算速度,优化了解码器的流水线结构,有效减小了芯片面积.解码器用SMIC 0.25μm工艺综合后规模为31 000门.

摘要：针对复旦大学自主开发的32位RISCCPU,设计了相应JTAG调试电路(In-CircuitEmulator)。为解决此RISCCPU中5级流水线导致的断点误停的问题,提出了一种新颖的带有分支预测功能的电路结构─“流水线追踪器”。此JTAG调试电路与IEEE1149.1标准兼容,具有设置断点、单步、查看或修改CPU寄存器/内存空间、在线FLASH编程等多种功能。

摘要：论文设计了单片音频解码芯片,完成了定点解码MPEG1/2音频部分的实时处理,并对解码过程中运算量大的IMDCT和综合子带滤波器两部分进行了优化分析。通过优化算法,使得18-36点的IMDCT仅需58次乘法和80次加法,综合子带滤波器输出一个样点只要15.75次乘法和14.75次加法,实时解码时芯片的工作频率仅为36.5MHz,芯片还使用分层总线架构,进一步降低了芯片的功耗。

摘要：采用VLSI的实现方法设计了一种高速低功耗32位RISC微处理器(FDU32)。该处理器指令和接口均与ARM7TDMI兼容,通过采用新的流水线结构、冲突控制策略及低功耗的数据通路,使其在0.35靘 CMOS工艺条件下与传统ARM7TDMI相比,CPI减小11%,主频提高67%,MIPS提高87%,数据通路功耗降低46%,仅芯片规模略有增加。此外,设计中还采取了多项措施以保证芯片工作的稳定性和鲁棒性。该处理器功能已通过FPGA验证。