摘要：通过修改传统的直接数字频率合成(DDS)设计方法,提出了一种基于查找表的无相位截断误差的DDS设计方案并用FPGA平台予以实现。该方案不做相位截断,并利用幅度量化的数学特性建立查找表,在查找表深度可容忍的前提下大幅降低了杂散噪声,减轻了存储量对提高信号精度的限制,消除了传统设计中相位截断给最终输出信号频谱的影响,提高了DDS的性能。

摘要：针对有线等效加密(WEP)安全组件高速率,低延迟的需求,提出了一种用Verilog硬件描述语言,基于FPGA平台实现IEEE 802.11a标准中,媒体访问控制(MAC)协议的WEP安全组件的方案,并通过改进架构的方式,对WEP模块的性能做了优化设计,将延迟减小到最低,使模块速率满足802.11最高速率54Mbps的要求。性能测试表明,该方案满足IEEE 802.11a标准需求,在无线通信领域具有较高实用性。