摘要：针对基于距离谱的凿孔卷积码优化设计问题,提出了一种高效的凿孔卷积码距离谱计算方法.利用卷积码状态图和凿孔码凿孔图样构造一个长度为凿孔周期的状态转移矩阵序列,并利用状态转移矩阵序列的乘积计算传输函数和距离谱.为了避免符号矩阵的求逆运算,又给出了基于状态逐步消除的传输函数计算方法.分析和仿真结果表明:这种方法既有较高的计算效率,又有很强的实用性,可以用来进行优化设计或者理论分析.

摘要：针对多用户多输入多输出(MIMO)系统下行链路的共信道干扰(CCI)问题,提出了一种可以实现发射机和接收机联合设计的预编码方案。该方案假定接收机为匹配滤波器,避免了最小均方误差(MMSE)准则下发射机和接收机联合设计中的迭代操作,同时将迫零处理引入MMSE方法,完全消除了CCI。为进一步简化联合设计问题,对等效信道矩阵进行奇异值分解,将向量优化问题转化为标量优化问题。仿真结果表明,与其他非迭代的预编码方案相比,该联合设计的预编码方案可以获得更好的平均误比特率性能和总容量性能。

摘要：设计了一种码长可变、纠错能力可调的 RS编码器。该 RS编码器可对常用的 RS短码进行编码 ,可做成 IP核 ,为用户提供了很大的方便 ;采用基于多项式乘法理论 GF( 2 m)上的 m位快速有限域乘法的方法 ,提高了编码电路的运算速度 ;同时给出了程序仿真结果 ,并在 Xilinx的 FPGA上进行了硬件验证。

摘要：RS编码器IP核设计的难点是提高编码电路的编码运算速度。采用基于多项式乘法理论的GF(2m)上4位快速有限域乘法的方法,提高了编码电路中乘法器模块的运算速度,并对传统的编码电路进行优化,从而解决了运算速度慢的问题。使用VerilogHDL语言和Verilog7.0软件,设计了RS(15,9)编码器,通过仿真及软、硬件验证了设计的正确性。