摘要：在面向新一代飞机管理系统的1394总线应用中,为满足节点标准化设计,提高电气特性信号质量,降低节点的维护成本,提出了一种基于1394总线协议的飞管1394总线接口模块。该模块具有功耗低、体积小、重量轻、可靠性高的特点,并且1394总线3个端口分别通过3根1394专用电缆以辫接方式引出,实现了接口的标准化和统一化。在充分理解1394总线协议的基础上,分别从硬件架构、逻辑设计和软件设计方面介绍了飞管1394总线接口模块的设计与实现,通过测试与验证,表明该接口模块功能与性能满足机载环境的应用需求。

摘要：1394总线标准具有灵活、高速和可扩展的特性,为确保新一代航空1394总线系统功能、性能正确性,总线协议符合性及系统应用可靠性,对航空1394总线系统进行系统测试成为必要手段。提出了一种用于1394总线数据分析的逻辑电路,该逻辑电路内嵌于1394分析设备硬件中,可实现1394总线数据和状态的监控、分析和存储,再通过其主机接口读取分析结果。经过1394总线系统的联试、试验及试飞测试任务,充分表明该逻辑电路可有效监控分析1394总线,对于促进航空领域1394总线系统的研制具有重要意义。

摘要：针对机载机电管理计算机传统监控板卡智能化不高、集成度低的缺点,介绍了一种基于SoPC(System on Program-mable Chip)方案实现的智能监控卡。该卡使用FPGA内嵌的PPC处理器管理本地各种资源,主机通过PCI接口完成与PPC处理器的指令及数据交互。在FPGA片内集成了多个成熟IP产品,提高了系统集成度,缩短了产品开发周期。着重阐述了FPGA核心电路的系统架构设计、各功能模块的逻辑设计与实现、软硬件协同验证等。实际的系统测试表明该产品具有功能丰富、集成度高、扩展性强的特点。

摘要：针对PCI Express设备用户端较难充分利用PCI Express高数据带宽的问题,文中使用硬件描述语言设计了一种专用于PCI Express设备数据传输的高性能DMA控制器。该DMA控制器与PCI Express事务层直接连接,可以适用于Gen1到Gen3不同协议版本;用户端接口具有较高的通用性和扩展性,可高效的并发完成多个系统到卡(S2C)和卡到系统(C2S)的DMA操作。该DMA控制器的设计经过RTL仿真、FPGA验证,功能正确,工作稳定。测试结果表明,该DMA控制器对PCI Express带宽的利用率超过62%,达到了设计预期目的。

摘要：为满足新一代航空系统对数据传输的实时性、稳定性的要求,对标准的IEEE-1394B总线协议加以限定,形成了SAE AS5643。三节点仿真卡是用于地面上模拟1394总线功能的设备,包含3个可配置的节点,可配置成根节点或者远程节点连入系统总线,完成SAE AS5643通信协议的处理并且可以数据监控。文中阐述了基于FPGA的三节点仿真卡设计实现,所有模块用Verilog代码实现,并结合Xilinx ISE开发环境和Qusta Sim仿真工具对其进行了时序仿真,并通过FPGA验证了正确性。文中所阐述的设计均已实现,FPGA综合报告已经满足,虚拟仿真与FPGA测试已经开展,基本功能已经达到设计目的。该设计实现了三节点仿真卡,具有多通道同步,节点可配置,数据收发、数据监控、故障注入、心跳字初始值步长值设置,VPC与CRC自检测等功能。

摘要：PCI Express(PCIe)作为第三代高性能IO总线标准,以其高速率、低功耗、双通道、传输可靠等多方面的优势,被广泛应用在嵌入式领域,作为高速系统I/O总线,其功能和性能必然成为影响整个嵌入式系统成败的关键,因此,在嵌入式系统的设计及验证中,如何对PCIe接口进行充分、完备并且有效的验证显得至关重要.文章结合一种SoC芯片中的PCIe接口FPGA验证,进行PCIe协议及功能分析,搭建了FPGA验证平台,策划验证项,完成对PCIe接口的FPGA平台验证,有效的提高了验证效率,加快了芯片的开发速度.

摘要：统一染色器阵列是图形处理器(GPU)的重要功能部件,主要完成顶点、像素的统一染色功能。在统一染色器阵列中,提出了采用双发射指令并行执行4个周期的结构来隐藏流水线延迟,提升染色处理器的指令吞吐率。进行了取指译码单元(FDU)的方案设计、关键功能点的分析与设计,基于虚拟仿真平台和XilinxFPGA原型系统对设计进行了验证,结果表明设计各项功能正确且性能满足设计要求。在SMIC 65 nm CMOS工艺下,采用Synopsys Design Compiler对设计进行综合,电路工作频率达到600 MHz,满足系统应用要求。

摘要：为了满足飞管系统对1394总线配置表存储器存储容量大、读取速度快、封装小、功耗低等要求,文章提出了采用SPI串行Flash存储1394总线配置表。在对SPI协议和SPI串行Flash充分研究的基础上进行了1394总线配置表加载的系统设计、关键功能分析设计和RTL设计实现,最后通过虚拟仿真验证、FPGA原型验证及后仿真验证,结果表明该设计各项功能正确,性能满足系统要求。

摘要：为满足航空、航天等高安全领域对高可靠、低延迟、确定性的需求,SAE组织对IEEE 1394b协议局部进行了限制和改进,形成了SAE AS5643协议,其全称为用于军事和飞行器应用的1394b总线接口需求,目的是标准化Mil-1394b在军事和飞行器中的安全关键/任务关键应用中的方法途径。文中从实现系统确定性和可靠性两个方面来详细分析SAE AS5643,提出Mil-1394b总线相比IEEE 1394b总线更适合作为完全关键的航空总线等高可靠场合的应用,提出了基于逻辑及FPGA实现AS5643协议的解决方案,并给出了实验结果,表明该解决方案满足设计指标,性能良好,提高了协议解析速度以及数据传输时间精度。

摘要：快速发展的集成电路制造工艺与相对滞后的设计技术形成的"存储墙"问题已经成为制约限制处理器潜在性能提升的主要障碍,构建高性能片上存储系统一直是处理器微体系结构研究的重要内容。提出Cache空间预约技术--CSPO,为片上Cache增加预约空间计数器POC,以及Cache行预约标志POT,使Cache替换目标选择与片外存储器访问并行执行,同时具备将POT标识为1的脏Cache数据行尽快提前写回的能力,从而在片外数据返回前提前完成Cache替换目标行选择和脏数据写回,并将替换目标Cache行地址存入专用寄存器中,数据返回后直接写入替换目标Cache行,从而有效隐藏Cache替换操作延迟、提升IPC。实验结果表明,CSPO技术能有效提升IPC性能,范围为2.46%~11.11%,平均为5.37%。