摘要：通过对边界扫描测试技术原理的分析理解,特别是测试访问接口控制器的16种状态的相互转换分析,总结出边界扫描测试的核心操作,归纳出相应的操作流程。并结合工具软件产生的SVF文件和产商提供的BSDL文件,用硬件描述语言设计了一种基于边界扫描测试标准的擦除PROM配置信息的方法,并用FPGA进行了该方法的验证和实现。

摘要：FPGA因其灵活性、高并行性和可定制性,在卷积神经网络的加速中表现出良好的性能。实践中通常会将卷积的乘加运算交付给FPGA的DSP块,因此DSP的使用效率会直接影响加速器的性能。将两个乘法操作封装到一个DSP块可以同时提高DSP资源的利用率和卷积运算的速度。符号校准电路解决双乘法器封装带来的符号问题,使其支持的运算扩展到双有符号数,扩大算子对激活函数的支持范围。通过将卷积运算展开成向量内积的方式,进一步提高运算的并行度。