摘要：利用GaAs异质结双极晶体管(Heterojunction Bipolar Transistor,HBT)工艺设计一款宽带二分频器。首先,基于发射极耦合逻辑(Emitter Coupled Logic,ECL)结构的锁存器,提出一种能够提高分频器工作频率和带宽的D触发器结构。其次,从分频器的自谐振频率、输入灵敏度曲线、输入信号质量等方面分析分频器的工作条件。最后,进行测试分析。测试结果表明:在电源电压为5 V时,该二分频器电流为75 mA,输入频率为2~20 GHz,在3~17 GHz的输入灵敏度为-10~10 dBm,输出功率为-3 dBm。

摘要：基于推推振荡器结构设计了一种低相位噪声的毫米波压控振荡器,相比传统采用直接振荡和倍频实现的振荡器,该振荡器具有体积小、相位噪声低及电路简单等优点。振荡器中的谐振电路采用多级串联谐振,电感采用微带线的形式,提高了谐振器的品质因数,进而降低了振荡器的相位噪声,且在谐振电路通过微带耦合方式实现了基频输出。基于GaAs异质结双极晶体管(HBT)工艺对振荡器进行了设计和流片,芯片尺寸为1.8 mm×1.4 mm。在5 V工作电压和0~13 V调谐电压条件下,振荡器的输出频率为42.1~46.2 GHz,电流为120 mA,输出功率为1 dBm, 1/2次谐波抑制大于15 dB,相位噪声为-60 dBc/Hz@10 kHz、-85 dBc/Hz@100 kHz和-105 dBc/Hz@1 MHz。

摘要：设计了一款低相位噪声的可编程分频器,主要用于高鉴相频率的锁相环频率源中。电路设计采用2/3分频器级联结构,通过数选电路实现连续可变分频。从相位噪声产生机理、噪声来源及相位噪声与抖动的关系等方面分析影响分频器相位噪声的关键因素,通过工艺选择、电路设计和仿真分析来优化分频器的相位噪声。采用0.13μm SiGe BiCOMS工艺进行了设计仿真和流片,芯片面积为1.3 mm^2。测试结果表明:该分频器最高工作频率为20 GHz,电源电压为+3.3 V,最大电流为80 mA,可实现1~31连续分频,在输入6 GHz正弦波信号下20分频时的相位噪声为-145 dBc/Hz@1 kHz。

摘要：研制了一款低电调电压、多频段压控振荡器(VCO)微波单片集成电路(MMIC),MMIC主要由6频段振荡电路、控制电路、译码电路等组成。将10~20 GHz的频率范围分为6个频段覆盖,从而将电调电压控制在5 V以内。基于GaAs异质结双极晶体管(HBT) 2μm工艺对所设计的VCO进行了流片验证,芯片面积为3.4 mm×3.2 mm。测试结果表明,在室温下,当电源电压为5 V、电调电压在0~5 V时,每个频段VCO可覆盖的频率为9.58~11.6 GHz、11.06~13.23 GHz、12.77~14.89 GHz、14.21~16.48 GHz、16~18.48 GHz和17.7~20.17 GHz;当电调电压为2.5 V、频偏为100 kHz时,每个频段VCO的相位噪声分别为-91.8、-90.5、-90.3、-90、-88.2和-87.1 dBc/Hz。因此,该6频段VCO覆盖了10~20 GHz的频率范围,且每段VCO的相位噪声指标良好,可满足低压电子系统的应用需求。

摘要：设计了一款低相位噪声的锁相环(PLL),该PLL主要由可编程分频器、鉴相器和锁定指示电路等组成,通过外接参考时钟、有源环路滤波器和压控振荡器(VCO)构成完整的PLL频率源。研究了PLL频率源中各个噪声源及其传递函数,通过降低可编程分频器的相位噪声和提高鉴相器工作频率的方法,降低PLL频率源环路内的相位噪声。采用GaAs异质结双极晶体管(HBT)工艺对PLL进行了设计、仿真和流片,PLL芯片面积为1.95 mm×1.95 mm。测试结果表明,在电源电压5 V条件下,该PLL电流为250 mA,射频输入频率为0.01~2.2 GHz,鉴相器工作频率为0.01~1 GHz,分频比为2~32,典型归一化本底噪声为-232 dBc/Hz;当VCO输出频率为6 GHz,鉴相频率为500 MHz时,PLL频率源的相位噪声为-121 dBc/Hz@10 kHz。

摘要：本文基于GaAs HBT工艺研发了一款推推介质振荡器负阻芯片,并在此基础上设计了一种新型微带耦合形式的推推介质振荡器。文中采用电磁仿真和电路仿真结合的方式对推推介质振荡器进行整体仿真,并制作实物进行了试验验证,由于采用了推推介质振荡器结构,相比传统直接振荡方式具有更低的相位噪声。测试结果表明:新型微带耦合形式的推推介质振荡器工作电压:+5V,振荡器输出中心频率:21.97GHz,电流:100mA,1/2谐波抑制:≥25dB,相位噪声:-98dBc/Hz@10kHz,-122dBc/Hz@100kHz,-142dBc/Hz@1MHz。