摘要：无片外电容低压差线性稳压器(Low-Dropout Regulator,LDO)具有输出纹波小、集成度高等优势。为了克服仅将运算放大器作为误差放大器(Error Amplifier,EA)时LDO瞬态响应较慢的问题,可在运算放大器后级联多级反相器并增加输出反馈电容来改善EA的响应速度。但是当多级反相器仅采用标准阈值电压晶体管时,该EA方案中的静态功耗较高且在瞬态响应期间晶体管容易进线性区。本文提出一种采用混合阈值两级反相器的无片外电容LDO结构,通过在末级反相器中采用高阈值电压晶体管替代相同尺寸的标准阈值晶体管,能够将静态电流降低75%的同时仅损失约20%的瞬态响应性能。此外,设计中还加入了阈值电压修调(Threshold Voltage Modulation,TVM)模块,避免高阈值电压晶体管在瞬态响应过程中关断。本文采用SMIC 55nmCMOS工艺对提出的LDO设计进行了仿真。结果表明,该LDO设计在输入、输出电压分别为1.2 V和1.1 V时,整体静态电流仅10μA,实现了低功耗性能。当负载电流在30 ns内发生了20 mA的跳变时,其输出上冲电压为36 mV,恢复时间为36 ns。此外,该LDO的线性和负载调整率分别为0.17 mV/V和0.2μV/mA,低频时电源抑制比为-98 dB。

摘要：通过考虑腔中的自发拉曼散射,提出一种新的绝缘体上硅(SOI)波导拉曼激光器物理模型。仿真结果表明该模型能较好地描述其小信号输出特性,实现对该类激光器的快速分析、设计与优化。利用模型对基于多种SOI波导的拉曼激光器进行分析,结果表明室温下只有采用拥有较大拉曼系数、较小线性损耗和较短有效载流子寿命的SOI波导才能使拉曼激光器达到阈值。提出采用优化SOI波导截面几何尺寸的方法来降低有效载流子寿命,进而提高整体拉曼增益。结果显示该方法可大幅提高SOI波导拉曼激光器的输出功率和能量转换效率。

摘要：随着新一轮科技革命和产业变革的加速演进,特别是5G、人工智能、物联网、虚拟现实/增强现实和高性能计算等技术的快速发展,集成电路产业已成为全球技术竞争的焦点。作为集成电路设计领域的顶级国际会议,国际固态电路会议(ISSCC)汇聚了全球最前沿的技术成果。本文对近5年ISSCC中国内地和港澳地区论文接收情况进行梳理,并对2024年研究成果进行深入分析,涵盖作者背景、研究机构、基金支持、合作情况以及研究趋势等。此外,对这些论文的核心内容进行了翻译和整理,旨在为国内集成电路领域的研究人员提供最新的技术洞察,进而激发创新思维,推动产业进步。

摘要：基于时间数字转换器的全数字锁相环结构能够快速实现时钟同步锁定。本文提出了一种能够复用粗调延迟链的全数字延迟锁相环改进方案,通过在电路设计中采用基于MUX结构的粗调延迟线的多次复用方法,有效地降低了全数字锁相环结构所需的晶体管数量。本文还运用SMIC 55 nm工艺库对提出的电路结构进行了前仿验证。仿真结果表明,该结构不仅能够在3~8时钟周期完成对时钟相位差的量化,在闭环模式下还可将基于MUX结构的粗调延迟线复用作为精细延迟单元,并实现优于典型精细延迟线的延迟线性度。

摘要：采用开-闭环结合模式的全数字延迟锁相环(ADDLL)兼具快速锁定优势和动态跟踪能力。将相位转换技术应用在一种具有双精度延迟线的开-闭环结合ADDLL中,可将其延迟链中的延迟单元数量减少一半,并减少时间数字转换器所需的触发器个数。运用中芯国际55 nm工艺的仿真结果表明,在1.25 GHz工作频率下,提出的结构仅需10个周期就能实现快速开环锁定。同时,该结构还可在闭环模式下实现对相位锁定的动态跟踪保持,测得的输出峰-峰值抖动仅为1.05 ps。

摘要：低压差线性稳压器(LDO)具有低功耗、瞬态响应性能好、电源噪声抑制比高、结构简单等优势,被广泛地应用在物联网、生物医疗、便携式设备等领域。无片外负载电容型LDO无需外接大容量负载电容,易于片上集成,是当前LDO技术发展的主要方向之一。但是,随着等效电容的减小,无片外电容型LDO在设计上难以同时满足低静态电流和高瞬态响应的要求。本文基于低静态电流优先的设计思路,采用SMIC 180 nm CMOS工艺设计了一种具有双向动态偏置推挽级误差放大器的瞬态增强型无片外电容LDO,仅需微安级的静态电流即可实现高压摆率并足以驱动调整管。在此基础上,该LDO采用基于衬底偏置效应的瞬态增强电路,在无需消耗额外功率和引入旁路电容的同时,进一步降低了输出端过冲电压幅度,在实现低功耗的同时提升了整体瞬态响应性能。仿真结果表明,设计的LDO在1.2 V电源电压下可以获得稳定的1 V输出,在1 kHz下,其电源抑制比达到了-72 dB;当负载电流在50μA~100 mA区间时可实现1.69μA的静态电流、0.019 mA/mV的负载调整率、2.5μs的恢复时间和小于200 mV的过冲电压。

摘要：低压差线性稳压器(Low Dropout Regulator,LDO)电路要求低输入输出压差和高电源抑制比(Power Supply Rejection Ratio,PSRR)。本文采用前馈纹波消除电路和负电容电路实现了在低输入输出压差(≤0.2 V)条件下分别对无片外电容高电源抑制比LDO的10 KHz以下频段和1 MHz频带内的电源噪声抑制能力进行提升。此外,提出的方案还通过调整第二级误差放大器的增益,实现了级间电源噪声制约,进一步提升了电源抑制比。本文基于SMIC 55 nm工艺对提出的LDO电路进行了设计与仿真。结果表明,设计的LDO在1.8 V输入电压下可以获得稳定的1.6 V输出电压,输入输出压差≤0.2 V,在1MHz以下频段内PSRR均大于75 dB,10~100 KHz频段的积分噪声为15μV_(RMS)。此外,该LDO还实现1.43 mV/V线性调整率,负载调整率为10μV/mA,总体电路消耗静态电流为76μA。

摘要：本文提出了在典型2T1MTJ自旋轨道扭矩-磁随机存储器(SOT-MRAM)阵列的源极线上增加平衡晶体管的新结构,有效解决对一个存储单元进行同时读写操作时读、写电流不对称的问题。该方案还与自终止写电路设计相结合,进一步降低了SOT-MRAM整体功耗。仿真结果表明,与典型SOT-MRAM写电路方案相比,本文的方案有效降低了77.35%的写入功耗。

摘要：针对SoC中电源管理模块对高功能-面积比和高瞬态响应的需求,本文提出一种基于翻转电压跟随器(FVF)的无片外电容低压差线性稳压器(LDO),采用电压峰值检测技术实现动态电流偏置,进而提升系统瞬态响应。基于SMIC 40nm工艺的仿真结果表明,在典型负载切换状态下,提出方案的下冲和上冲恢复时间相比传统的FVF结构LDO电路分别缩短了75%和29%。

摘要：基于1T1MTJ的自旋转移矩-磁随机存储器(STT-MRAM)提出了一种改进型存内位逻辑计算方案。该方案通过精简2T2MTJ存内位逻辑运算方案提升了存储阵列密度,通过互补型读出电路增加了“与非”和“或非”的运算功能。此外,还通过增加支路电压稳定电路的方法,提出了一种适用于上述方案的改进型高速灵敏放大器。基于中芯国际55 nm LL逻辑工艺的仿真结果表明,相较于传统的灵敏放大器,该方案不仅读取速度提升了33%,在适配大型存储阵列(CB≥0.8 pF)时还拥有更强的读取能力与更优的功率积(PDP)。