摘要：基于LC3编码协议,详细探讨了长时后置滤波器(LTPF)的硬件设计与实现。研究内容包括LTPF的基本原理、硬件设计架构及其在FPGA上的实现和测试。通过使用Altera(已被英特尔收购)MAX 10开发板进行了验证,结果显示,硬件实现显著提高了处理效率,并在较低资源消耗下实现了LTPF的硬件加速功能。此外,本文还将硬件实现与STM32平台上的C语言定点程序进行了对比,展示了硬件设计在处理速度和资源利用上的优势。研究结果表明,尽管当前设计已优于软件架构,但未来通过逻辑重组或流水线技术对设计进行优化,系统性能还有提升空间。

摘要：提出了一种适用于AVS的高性能整像素运动估计的硬件设计。该设计采用了二维内置SAD加法树计算阵列结构,通过合理的安排片上存储,极大地降低了I/O带宽;运用了加1电路选择进位加法器,进一步缩小了结构面积,提高了处理速度。实验表明,使用SMIC 0.18μm CMOS工艺库在250 MHz频率下综合,所提出的结构只需102 K门,满足对AVS高清视频实时处理的要求。

摘要：根据AVS标准中帧内预测算法的特点,提出了一种应用于AVS高清实时编码器的帧内预测硬件设计方案。该设计中将亮度和色度预测共用一个预测单元,采用6路数据并行流水处理的结构,提高了处理速度。同时在分析AVS帧内预测各模式算法的基础上,结合移位寄存器操作实现各模式运算单元的进一步资源共享,简化了参考数据选择机制,减少资源消耗。实验结果表明,该设计完全能够满足高清视频图像(1 920×1 080,30 f/s(帧/秒))实时编码要求。

摘要：为了提高数据处理效率,BCH编译码电路都采用并行结构,但是并行结构大幅度增大电路的面积消耗及逻辑延迟。对并行钱氏搜索中占主要资源的单变量乘法器进行优化。仿真综合结构表明,BCH码(16 459,16 384,5)在此简化乘法器的基础上,其并行结构电路在面积资源的优化率可达81.9%,关键路径延迟的优化率可达66.4%。

摘要：近年来Sigma Delta模数转换器得益于其优异的性能,在各个领域都有广泛的应用。本文提出了一种面向Sigma Delta ADC的数字降采样滤波器,能满足多种工业、医疗测量场景应用。该应用场景下对数字滤波器提出了高精度、低功耗、线性相位的需求。本文设计的数字滤波器使用两级非递归定系数FIR滤波器对CIC滤波器进行补偿,形成平坦的通带与较窄的过渡带。同时,复用乘法器与加法器使得硬件资源消耗大大降低。所设计的数字抽取滤波器通带为0.92kHz,通带纹波为±0.02dB,阻带为1.5kHz。该设计基于TSMC 180nm CMOS工艺,工作在1.8V电源电压和128的过采样率。仿真结果显示,级联三阶一位量化的调制器后,能在1kHz带宽下实现95dB的SNDR,以及100dB的DR。

摘要：针对日常生活中常见的QR码应用,基于蜂鸟E203 RISC-V处理器架构设计了一款QR码识别系统。通过对系统内部关键组成单元进行定制化的硬件设计以及配套软件算法的实现,完成整体系统环境的搭建,并通过了系统功能验证。另外,本文还对不同情形下的QR码进行相应的测试。测试结果表明,在系统工作频率为32 MHz时,平均识别耗时为705 ms,正确识别率为96%,证实了该系统的可行性。

摘要：本文提出了一种低功耗逐次逼近型(Successive Approximation Register,SAR)模数转换器。电路采用MCS切换方式和二级全动态比较器以及可编程时钟产生电路,以实现低功耗的模数转换器。本设计基于SMIC 130 nm CMOS工艺,电源电压为3.3 V,采样速率为2 MS/s,仿真结果表明,ADC的SFDR为77.6 dB,SNDR为59.2 dB,其能达到9.55 bit分辨率,且功耗仅为0.198 mW。

摘要：针对温度传感器在工业控制场景中要求低测量误差的情况,提出了一种基于脉冲输出的温度传感器数字校准系统的设计。对温度传感器的测温原理进行分析,得到温度相关信号与数字校准系统的关系。根据该关系对温度传感器数字校准系统进行设计,通过将滤波器得到的结果进行计算,从而消除系统偏差得到温度相关信号,再通过校准公式计算得到温度,最后通过脉冲进行输出。仿真结果及实际测量结果表明,采用所提出的数字校准系统,满足在测温范围-40~125℃内,测量误差在±1℃内。

摘要：针对嵌入式二维码识别系统中对图像处理的需求,本文设计了一款基于高性能总线(AHB)的图像传感器接口IP(硅知识产权核)。该IP作为CMOS图像传感器和二维码解码系统的其他模块之间的一个接口,主要实现采集、处理与缓存图像传感器数据的功能,支持图像RGB565(红色分量R为5比特,绿色分量G为6比特,蓝色分量B为5比特)和YCbCr422(4字节的数据里面包含2字节的亮度分量Y,1字节的蓝色度分量Cb和1字节的红色色度分量Cr)的数据格式,支持直接存储器(DMA)接口,支持图像窗口裁剪功能。设计采用自顶向下的方法来划分和设计每个子模块的,并在基于现场可编程门阵列(FPGA)的二维码解码系统中进行了仿真和验证,结果表明,图像可以被无失真的捕获和传输。

摘要：在分析ISO18000-6C标准内容的基础上,提出了一种基带处理器的结构,设计了一款符合ISO18000-6C标准的UHF RFID标签芯片的基带处理器。该基带处理器可支持协议规定的所有强制命令。设计通过降低工作电压、降低工作频率、使用门控时钟、增加功耗管理模块等一系列低功耗设计以降低处理器的功率消耗。在Xillinx的Virtex-4FPGA上验证满足协议功能要求,并在工作电压为1V,时钟为1.92MHz时,功耗仿真结果为9.9μW,很好的完成了低功耗电子标签的基带处理器设计。