文献检索-宁波市创意产业特色资源库

限定检索结果

3-DES IP核的VerilogHDL设计: 收藏
分享
引用; 《电子技术应用》2007年第1期33卷 133-135页; 作者：王甫莉陈健郭晋亮西安电子科技大学通信工程学院陕西西安710071 西安电子科技大学微电子学院陕西西安710071; 首先介绍了3-DES算法的加密/解密原理,在此基础上,采用流水线技术,设计了一种高速的3-DES加/解密IP核,并用VerilogHDL语言描述其中的各个模块。为了能更好地与其他IP核互联,为该IP核设计了输入输出控制信号,同时将其下载到FPGA中进行验...; 首先介绍了3-DES算法的加密/解密原理,在此基础上,采用流水线技术,设计了一种高速的3-DES加/解密IP核,并用VerilogHDL语言描述其中的各个模块。为了能更好地与其他IP核互联,为该IP核设计了输入输出控制信号,同时将其下载到FPGA中进行验证,获得了良好的性能。; 来源：详细信息评论

限定检索结果