摘要：在微型SAR实时成像样机的设计中,对雷达回波在中频进行采样,然后采用数字下变频技术实现正交解调,可以减少系统的复杂性,提高雷达的数字化程度和性能。该文针对微型SAR方案中数字下变频设计中的难点,即采样频率高达2Gsps,带宽900MHz,实时处理的难度很大,根据具体设计参数优化了数字下变频的实现结构,重点比较了并行FIR滤波器和快行FIR滤波器的差别,然后在FPGA中编程实现了数字下变频模块,给出资源占用情况、运行速度和量化噪声影响,最后给出在微型SAR技术项目中的实际应用结果,理想的成像结果表明了该设计的正确性。

摘要：回波仿真是进行合成孔径雷达(synthetic aperture radar,SAR)研究的重要途径,但其计算量巨大,所需的时间较长。为了快速实现SAR回波仿真,提出一种改进的同心圆方法进行快速计算,同时考虑到运算较为规整的特点,采用现场可编程门阵列(field programmable gate array,FPGA)作为主处理芯片。设计了专用于SAR回波信号模拟的数字信号处理板卡,并在板卡上编程实现整个回波模拟算法,给出资源使用情况和量化噪声影响,实际应用结果显示,采用FPGA来实现SAR回波仿真可以在保证精度的前提下大大加快仿真速度。

摘要：提出了一种DCT域与DWT域相结合的双重认证图像半脆弱数字水印算法,定义了一个小波系数量化函数以实现水印的嵌入与提取,根据图像局部特性,该量化函数可动态地进行调整;同时设计了三个混沌密钥,结合DCT域定义水印及其嵌入位置实验表明,该算法在保持对常见的JPEG压缩稳健的同时。

摘要：针对舰船目标的复杂运动特性以及采用步进线性调频信号给实时处理带来的困难,本文设计了以数字信号处理器作为处理单元数字信号处理板卡,选择了适于步进线性调频信号舰船逆合成孔径雷达(ISAR)成像实时处理的算法流程,并完成了实时处理在信号处理板卡上的任务分配和程序编写。该方法能够完成步进线性调频信号舰船目标ISAR成像的实时处理任务,外场试验的结果验证了本文方法的有效性。

摘要：空间目标逆合成孔径雷达(ISAR)成像的方位维相干积累增益取决于目标运动状态信息,关于目标运动分析的缺失将直接影响空间目标ISAR观测中成像质量的预估与系统参数的设计。该文提出根据空间目标轨道参数计算其相对雷达视线运动状态,推导一定相干积累角ISAR成像的方位相干积累简化公式,实现基于相干积累角的ISAR成像时间段选择,可有效保证成像方位分辨率;同时详细分析目标轨道高度等参数对ISAR系统回波接收功率、成像质量的影响,为空间目标ISAR成像雷达体制设计提供了设计依据。理论推导和仿真实验均验证了空间目标ISAR成像中随着目标轨道高度升高,单次回波信噪比降低的损失可通过方位相干积累增益的提升实现部分弥补。该文工作可为空间目标ISAR成像体制和处理设计提供了理论基础和指标设计依据。

摘要：该文针对单通道合成孔径雷达(SAR)无法有效抑制调频斜率失配干扰的问题进行了深入的研究。根据干扰频谱与真实回波频谱的差异,该文提出了一种基于频域匹配滤波处理的合成孔径雷达调频斜率失配干扰抑制方法。该方法在准确测得干扰调频斜率的基础上,首先利用干扰信号的空间稀疏性以及低信干比(SIR)的特点,对干扰位置进行稀疏超分辨估计以获得较为精确的干扰时延相位。然后通过获得的干扰调频斜率和时延相位重建干扰信号频谱,以此为基础设计正交匹配滤波器在频域实施干扰信号的抑制,并重建无失真场景图像。最后,计算机仿真实验验证了该文所提方法的有效性。

摘要：线性调频步进信号在简化雷达系统设计的同时,也存在对高速运动目标易出现Doppler模糊的问题,因此研究如何提高其等效的重复频率具有重要意义.由于ISAR目标的后向散射场具有较强的稀疏性,即大部分能量仅由少数散射中心贡献,所以本文基于稀疏信号表示理论,通过对目标回波模型的分析,提出了一种基于稀疏步进频率信号的逆合成孔径雷达成像方法.该方法通过随机地选择线性调频步进信号的部分子脉冲进行发射,然后使用稀疏信号分解的方法对目标图像进行重建以得到目标的二维高分辨图像.该方法以计算资源为代价,能够有效地去除方位Doppler模糊,同时还能够压低旁瓣并得到超分辨的图像.仿真和实测数据处理结果验证了本文方法的有效性.

摘要：介绍所设计的高速、大容量存储卡的组成机制和系统实现方案。采用固态存储芯片FLASH(闪存)为存储介质,FPGA(现场可编程门阵列)为存储阵列的控制核心,针对外部高速数据的输入,引入了多级流水和冗余校验技术,并自动屏蔽了FLASH的坏块。成功实现了用高密度、相对低速的FLASH存储器对高速实时数据的可靠存储。另外,通过USB和CPCI接口,可以同主机进行良好的数据通信。

摘要：合成孔径雷达信号处理器本身的大运算量和大存储量特点 ,使其在提高分辨率时 ,在硬件设计和实现上出现了一些问题 ,即存储空间过小 ,板间传输速度不够 ,处理速度低。本文从其信号处理算法流程和特点出发 ,结合工程实际 ,提出了解决上述问题的方法 ,给出了具体的处理器设计方案。

摘要：针对雷达设计调试困难的问题,提出一种通用雷达信号模拟器的设计方案,以一个FPGA和两个高速DA芯片为核心,另外配置大容量存储器。目标及环境数据采用DDS方法产生或通过外部接口加载,再经过DAC输出雷达回波信号,供雷达信号处理机调试使用,文中给出了模拟器应用实例。