摘要：当前众核已成为构建高性能计算(HPC)超级计算机的主流微处理器架构,为HPC领域E级超算提供强大的算力。随着众核处理器片上集成的运算核心数量不断增加,众多核心对存储资源竞争愈加激烈,“访存墙”问题越来越突出。众核片上存储层次是缓解“访存墙”问题并帮助HPC应用更好地发挥众核处理器的计算优势以提升实际应用性能的重要结构。众核片上存储层次的设计对众核片上系统性能、功耗和面积具有重要影响,是众核结构设计中的重要环节,也是业界的研究热点。由于众核芯片发展历史和片上微体系结构设计技术的不同,以及所面向的应用领域需求不同等原因,目前的HPC主流众核片上存储层次结构并不单一,但从横向比较和各处理器自身纵向发展趋势,以及从HPC与数据科学、机器学习不断融合发展带来的应用需求变化来看,SPM+Cache的混合结构最可能成为今后HPC E级超算系统众核处理器片上存储层次设计的主流选择。在面向E级计算的软件和算法层面,开展针对众核存储层次特点的设计与优化,可以帮助HPC应用更好地发挥众核处理器的计算优势,从而有效提升实际应用性能,因此面向众核片上存储层次特点的软件及算法设计与优化技术也是业界的研究热点之一。首先按照不同的组织方式将片上存储层次分为多级Cache结构、SPM结构和SPM+Cache混合结构,并总结分析3种结构的优缺点。然后分析国际主流GPU、同构众核、国产众核等面向主流E级超算系统的众核处理器片上存储层次设计现状与发展趋势。最后从众核LLC管理与缓存一致性协议、SPM空间管理与数据移动优化、SPM+Cache混合结构的全局视角优化等角度综述国际上的存储层次设计与优化相关软硬件技术的研究现状。在此基础上,从软硬件及算法设计等不同角度展望了片上存储层次的未来研究方向。

摘要：三维集成电路(three dimensional integrated circuit,3DIC)和片上网络(network on chip,NoC)是集成电路设计发展的两个趋势.将两者结合的三维片上网络(three dimensional networks on chip,3DNoC)是当前研究的热点之一.针对现有3DNoC的研究没有充分关注硅片内与硅片间的异构通信特征.提出了面向通信特征的硅片间单跳步(single hop inter dies,SHID)体系结构,该结构采用异构拓扑结构和硅片间扩展路由器(express inter dies router,EIDR).通过实验数据的分析表明,与3DMesh和NoC-Bus这两种已有的3DNoC结构相比,SHID结构有以下特点:1)延迟较低,4层堆叠时比3D-Mesh低15.1%,比NoC-Bus低11.5%;2)功耗与NoC-Bus相当,比3D-Mesh低10%左右;3)吞吐率随堆叠层数增加下降缓慢,16层堆叠时吞吐率比3D-Mesh高66.98%,比NoC-Bus高314.49%.SHID体系结构同时具备性能和可扩展性的优势,是未来3DNoC体系结构良好设计选择.

摘要：Chipkill是动态随机存储器系统中先进的容错手段,Reed-Solomon（RS）码是实现Chipkill技术的良好编码。以18片DDR3×8存储器芯片为研究对象,首先提出了一种快速构造RS码生成矩阵并对其优化的算法,获得了仅有1 728个＂1＂的生成矩阵;然后设计了一种纠单符号错RS码高效译码电路,实现了用纯组合逻辑完成检错、纠错操作。将所提出的RS码与传统的SEC/DED汉明码进行对比。开销方面,译码电路面积小19%-27%,延迟仅高出6%-27%。检错纠错能力方面,减少39.76%的可检不可纠错误,并且在实验中未出现不可检错误。

摘要：利用三维集成电路中硅通孔具有延迟短、功耗低的特性,针对10层以上硅片堆叠的三维片上网络,设计了一种新的拓扑结构3DE-Mesh,并通过实验数据的分析,验证了3DE-Mesh的性能和可扩展性.结果表明,3DE-Mesh的性能和可扩展性均满足10层以上硅片堆叠的三维集成电路的要求.

摘要：快速傅里叶变换(fast Fourier transform,FFT)在数字信号处理中占据核心地位.随着高性能超长点数FFT需求的增长,数字信号处理器(digital signal processor,DSP)的计算能力越来越难以满足需求,集成FFT加速器成为重要的发展趋势.为了支持超长点数FFT,将2维分解算法推广到多维,提出一种可集成于DSP的高性能超长点数FFT加速器结构.该结构通过基于素数个存储体的无冲突体编址方法实现了3维转置运算;通过递推算法实现了高效铰链因子生成;使用单精度浮点二项融合点积运算和融合加-减运算,对FFT运算电路进行了精细化设计.实现了对4G点数单精度浮点FFT计算的支持.综合结果表明:FFT加速器运行频率能够达到1GHz以上,性能达到640Gflop/s.在支持的点数和性能方面都较已有研究成果取得大幅提升.

摘要：轮轨噪声是轨道交通噪声的主要组成部分,车轮振动声辐射是轮轨噪声主要声源之一,因此,低噪声车轮的研究是降低轨道交通噪声的研究重点。以国内现有某直型辐板地铁车轮为基体,设计并安装一种新型辐板屏蔽式阻尼装置,针对该阻尼车轮,在半消声室内进行试验研究。试验中采用力锤及落球两种激励方式,分析辐板屏蔽式阻尼车轮振动声辐射特性。研究结果表明,该新型阻尼车轮的模态阻尼比显著提高,对于800 Hz以上各阶模态阻尼比均提高一个数量级;阻尼车轮在整个频域范围(0～6 400 Hz),振动频响函数幅值明显低于标准车轮,尤其在中高频区域;阻尼车轮在径向和轴向激励条件下的总辐射声能量级分别降低12.4～13.5 dB和12.4～14.7 dB。在车轮辐射噪声显著频带内,双侧阻尼车轮辐射声能量降低15 dB左右。

摘要：在半消声室内通过试验手段开展不同车轮辐板型式对车轮声辐射影响的试验研究,同时建立车轮有限元模型,基于Lanzos算法对其进行模态分析,结合仿真计算的模态振型和试验结果,对比分析3种辐板型式地铁车轮振动声辐射特性,获得精确的指向性测试结果并近似给出相应的经验公式。结果表明,通过仿真计算和试验得到的固有频率相差很小,通过有限元计算对车轮进行模态分析能够保证足够的精确度。径向激励下,车轮辐板型式改变,其固有频率、模态振型以及指向性均发生改变;斜曲型辐板和双S型辐板车轮的振动声辐射水平相当,双S型辐板车轮的声辐射水平比斜曲型辐板车轮的略大,而直型辐板车轮的振动声辐射水平最低,其总辐射声能量级比斜曲型辐板车轮和双S型辐板车轮分别小5.2 dB和6.5 dB。相关试验结果可为城市轨道交通低噪声车轮的设计和选型提供参考,也可以验证其他文献中数值仿真计算的正确性。

摘要：在高速链路的可靠传输中,物理层前向纠错的研究主要集中在提高编码的纠错性能,且编码冗余位全部用于纠错校验,难以满足用户在传输中加载定制信息的应用需求。针对这一问题,设计了一种编码利用率更高、灵活性更强的前向纠错编码方案,并通过Matlab和综合工具对性能和开销进行了评估,在不损失编码性能的前提下得到了一系列可以无损加载用户定制信息的前向纠错编码。

摘要：本文针对提高大学生动手能力的问题，设计并制作了“全国大学生电子设计大赛”的题目，并提出优化方法。