摘要：采用标准0．35μm SiGe HBT工艺设计了工作频段在3．1～10．6GHz的超宽带低噪声放大器。从宽带电路和高频电路设计的器件选择、电路结构选择等方面讨论了超宽带低噪声放大器的设计。结果表明，通过合适的电路结构和器件参数选择，可以采用0．35μm SiGe HBT工艺制备满足超宽带系统要求的低噪声放大器。在整个工作频段内所设计的低噪声放大器输入输出匹配S11和S22均优于-8dB，噪声系数为3．5dB，电路的工作电压为2．5V。电流消耗为4．38mA。

摘要：利用自己开发的二维数值深亚微米ＳＯＩ器件模拟软件，较为详细地分析了沟道长度小于０．２μｍ 的ＳＯＩ器件的阈值电压特性、穿通和击穿特性、亚阈值特性以及直流稳态特性等．通过这些模拟和分析计算，给出了沟道长度为０．１８、０．１５和０．１μｍ 的薄膜全耗尽ＳＯＩ／ＭＯＳ器件的设计方案，并根据该设计方案成功地研制出了性能良好的沟道长度为０．１５μｍ 的凹陷沟道ＳＯＩ器件．沟道长度为０．１５μｍ 薄膜全耗尽凹陷沟道ＳＯＩ器件的亚阈值斜率为８７ｍ Ｖ／ｄｅｃ，击穿电压为１．６Ｖ，阈值电压为０．４２Ｖ，电源电压为１．５Ｖ 时的驱动电流为１．８５ｍ Ａ，泄漏电流为０．

摘要：提出了一种新型的测试结构,对面积为微米量级下键合的最大抗扭强度进行了测试.实验设计一系列的单晶硅悬臂梁结构测试键合面积在微米量级时的最大剪切力,键合面为常用的矩形其边长从6μm到120μm,并根据实际移动距离计算得出的最大剪切力.并实验实际得出最大剪切扭矩和相应的键合面积的曲线,以及最大扭转剪切破坏应力与悬臂梁加载距离的关系,并针对60μm×60μm的矩形键合结构进行了加载和位移的重复性实验测量,两次测量结果符合较好.微电子机械系统(microelectromechanical system,MEMS)器件的设计人员可以根据结论曲线,针对所需的抗扭强度设计相应的键合面积,为MEMS器件工艺的在线定量测试与设计提供参考.

摘要：采用数值模型成功地实现了薄膜深亚微米SOIMOSFET的瞬态数值模拟．为了提高模拟软件的计算效率和收敛速度，采用交替方向格式对载流子连续方程进行数值求解，得到了较为理想的模拟结果．通过大量的模拟计算，较为详细地分析了薄膜深亚微米全耗尽SOIMOSFET的瞬态工作机理，为今后小尺寸CMOS／SOIVLSI电路的设计提供了理论基础．

摘要：本文采用数值模拟方法，在考虑短沟效应、开态电流、关态电流和开路电压增益等因素的基础上，首次给出ＧＣＨＴ低压工作下（０．８Ｖ）的设计容区图，清晰地反映了各效应对参数要求的矛盾折中，为器件设计提供了理论依据，也为合理开发深亚微米工艺指明了方向．

摘要：本文讨论了一种SOI退火推进型栅控混合管（DGCHT）的设计与制备．实验结果表明，这种混合管与以前提出的混合管相比，可在不需要亚微米工艺情况下，实现短沟，并仍具有驱动能力大，亚阈摆幅小，导通电压低等特点；虽然栅极使基区表面耗尽，Early效应仍较小；虽具有较高的电流增益，仍改善了击穿特性，可望实现截止频率及击穿电压之间的良好折中．本文同时对这种器件的Early效应及高电流增益下的击穿特性作了理论分析．由DGCHT组成的反相器可在1V电源电压下工作．兼之SOI材料的固有特点，DGCHT器件可望具有较小的功耗延迟积，适用于低压低功耗电路，同时其较大的电流增益使其在模拟电路方面也将极具潜力．

摘要：在Ｄａｉｓｙ系统上设计出通用性强、使用方便的ＳＯＩ门阵列母版及门阵列电路，并采用１．５μｍＣＭＯＳ／ＳＯＩ工艺在薄膜全耗尽ＳＩＭＯＸ材料上得以实现，其中包括多种分频器电路和环形振荡器，环振可工作在２．５Ｖ，门延迟时间在５Ｖ时为４３０ｐｓ。

摘要：A novel analytical model for the thin film silicon on insulator (TFSOI) reduced surface field (RESURF) devices has been *** on the 2-D Poisson equation solution,the analytical expressions for the surface potential and field distributions are *** this analysis,the optimum design condition for the maximum breakdown voltage is *** dependence of the maximum breakdown voltage on the drift region length is examined and the relationship between the critical doping concentration and the front- and back- interface oxide layer thickness is *** numerical simulation performed by the advanced semiconductor simulation tool,DESSIS-ISE,has been shown to support the analytical results.

摘要：本文根据所建浮体效应物理模型，研究了器件参数对ＳＯＩＭＯＳＦＥＴ浮体效应影响关系．研究结果表明，降低源漏掺杂浓度、减小体区少子寿命、采用优化的硅膜厚度、以及在保持器件全耗尽的情形下适当提高沟道掺杂浓度等，可以有效地抑制浮体效应，提高器件的源漏击穿电压，这些参数在工艺上可以对应采用ＬＤＤ＆ＬＤＳ的ＭＯＳ结构、准确控制的沟道缺陷工程以减小少子在ＳＯＩ体区的复合寿命等，为从工艺设计上进一步改善ＳＯＩＭＯＳＦＥＴ的器件特性打下理论基础．

摘要：本文报道了一种超高速ＥＣＬ静态二分频器；介绍了该分频器的核心器件─—ＮＰＮ晶体管的结构和实现该结构的有关先进工艺，包括深槽隔离、多晶硅发射极、钻硅化物和浅结薄基区等；使用这种多晶硅发射极晶体管，３ｐｍ特征尺寸设计的１９级环形振荡器的平均门延迟小于５０ｐｓ．讨论了提高分频器工作频率的一些有效方法并给出了３．２ＧＨｚ硅静态分频器的电路设计和版图设计．