摘要：神经网络的超大规模集成电路 (VL SI)实现是发挥其优势的有效途径。改进了现有的基于脉宽调制 (PWM)技术的 VL SI神经网络设计方式。提出了一种结构简单的突触乘法器 ,它的精度高、线性范围大 ,而且不受开关噪声的影响。设计了一个增益可调的电压型 sigmoid变换电路 ,用以实现不同的神经元激活函数。提出一个 PWM所必需的电压-脉冲转换电路 ,它具有较高的转换精度和线性度。以这 3种电路为基础设计了一个解决异或 (XOR)问题的 PWM型VL SI神经网络。模拟结果表明其功能正确 ,具有较高的识别速度 ,适于神经网络的 VL

摘要：多相电源的设计需要分析其动态特性和系统稳定性。该文在单相电源的基础上建立了多相电源的小信号模型,并利用控制理论推导了系统的传输函数。利用Bode图分析方法,对多相电源的小信号稳定性和动态特性做了系统上的分析,特别考虑了电压反馈网络和电流反馈网络的各个参数对系统稳定性的影响。在此基础上,设计了多相电源芯片,并指出内环平均电流共享相对于外环平均电流共享的优点:面积小三分之一,功耗小二分之一,同时系统传输函数只有3个极点,系统稳定性要更好。

摘要：提出了一种新型的 sigm oid函数发生器 .它不仅简单、快速 ,与理想 sigm oid函数的拟合程度好 ,而且可实现阈值和增益因子的编程 ,因而有很大的应用范围和良好的应用前景 .设计了神经元以及 Gilbert乘法器、数字存储器、 D/ A转换器等神经网络的基本单元 .说明了遗传算法 (GA)作为人工神经网络 (ANN)学习算法的有利因素 .利用上述电路 ,采用 GA,设计了可重构 ANN.对各单元电路和整个 ANN都用标准 1.2 μm CMOS工艺的第 47级模型进行了 HSPICE模拟 .结果表明它们的功能正确、性能优良 .

摘要：采用系统研究方法来分析包括MOS器件的沟道噪声和感应栅噪声在内的 CMOS低噪声放大器中的噪声,并提出了一个新的噪声系数解析式.基于此解析式,讨论了分布栅电阻和内部沟道电阻对噪声性能的影响.对噪声性能进行了两种不同的优化,并应用于5 2GHz CMOS低噪声放大器的设计.

摘要：描述了基于 CMOS工艺的双带低噪声放大器的设计 ,其目的是用单个低噪声放大器取代双带收发机 (如符合IEEE 80 2 .11a和 80 2 .11b/g标准的 WL AN)中的两个单独的低噪声放大器 .讨论了输入功率和噪声的双带同时匹配以及负载对增益的影响 .芯片的加工工艺是 0 .2 5μm CMOS混合及射频工艺 .

摘要：提出了一种改进的高分辨精度的 CMOS电流型排序电路 .该电路不需要偏置信号 ,简化了系统设计 .其电路结构简单 ,便于扩展 .利用平均值电路、减法电路、WTA电路和控制电路 ,可以使该排序电路在大输入电流下依然保持高性能 .它已经采用 0 .8μm标准 CMOS工艺成功制作 .芯片面积为 2 .38mm× 2 .0 0 m m (核心电路面积仅为1.12 m m× 0 .5 2 mm ) .测试结果表明该排序电路动态范围大、分辨精度高、准确度好、功耗低 ,可以广泛地应用于中值滤波、模式识别、神经网络、模糊逻辑等信号处理领域 ,具有很高的应用价值 .

摘要：本文首次提出了一种用于模式识别的新型多功能开关电流模糊处理器．该模糊处理器不仅可以求出最大综合隶属度相应的标准模式，而且可以按综合隶属度大小的顺序依次输出综合隶属度以及相应的标准模式，这将十分有利于系统性能的改善．该处理器可以进行绝对拒识和相对拒识的判断，大大提高了系统的可靠性．另外，为了提高该处理器的自适应能力，将综合函数中的权重设计为可调节的．ＰＳＰＩＣＥ模拟结果表明该处理器具有高精度、高分辨率等特点．在电路上，该处理器结构简单、灵活，模块化的设计使处理器的规模易于扩展．同开关电容技术相比，开关电流技术不需要双层多晶工艺，使得该处理器可以直接采用标准的数字ＣＭＯＳ工艺来实现．

摘要：提出了一种新的相位开关实现技术 .基于这种技术设计了一个 2 / 3分频器单元 ,该单元结构简单 ,工作频率高 ,功耗低 .为了验证该技术 ,采用 0 .2 5μm CMOS数字工艺实现了一个 12 8/ 12 9双模预分频器 .对该芯片的测试结果表明其能正确工作于 GHz频率范围 .当工作频率为 2 .3GHz时 ,它消耗的电流仅为 13.5 m A(2 .5 V电源电压 ) ,芯片面积为 0 .4 7mm× 0 .4 7m m.

摘要：实现了应用于无线局域网收发机的集成低功耗 CMOS压控振荡器及其二分频器 .压控振荡器是由在片对称螺旋型电感和差分容抗管组成的 L C负阻型振荡器 ,而二分频器采用了 IL FD结构 .由于采用了差分 L C元件和 IL -FD技术 ,整个电路的功耗很低 .该电路已经用 0 .18μm CMOS工艺实现 .测试结果表明该电路能产生低相位噪声的 3.6 / 1.8GHz双带本振信号 ,并具有很宽的可控频率范围 .当电源电压为 1.5 V时 ,该电路消耗了 5 m A的电流 .芯片面积为 1.0 m m× 1.0 m m.

摘要：基于神经网络与模糊逻辑的手写体数字识别的算法，设计出一种结构紧凑灵活的可编程可配置电流型集成电路神经网络／模糊逻辑识别器用来进行手写体数字的识别。这种识别器既可实现单层或多层感知机的神经网络算法，也可实现模糊逻辑的识别算法。该识别器利用了电流信号的可操作性强的特点来实现神经网络与模糊逻辑中的乘加运算和非线性变换，并采用开关电流（ＳＩ）技术进行累加运算。ＨＳＰＩＣＥ模拟表明该识别器性能良好，并且其所需工艺完全与标准数字ＣＭＯＳ工艺兼容。