摘要：介绍了一套基于CCD工艺的模型参数提取用测试图形(Testchip)设计方法。该Testchip的设计充分考虑了CCD工艺特征、中测测试条件、CCD放大器特性等各种关键因素,并在对应的工艺线进行流片,得到了完整的测试数据。

摘要：介绍了一种利用格雷码在焦平面CMOS读出电路中实现灵活读出方式,并且改善芯片整体性能的设计思想,采用的仿真设计工具是Cadence IC 5.0。在分析格雷码特征的基础上,利用格雷码的反射性和单步循环特性设计了一种不同于传统结构的新型读出电路,并给出了相应的仿真波形。该读出电路以较简单的结构实现了四种顺序的读出方式,同时降低了芯片功耗并提高了稳定性。

摘要：基于0.35μm工艺,设计了应用于低光照环境下的低噪声、高灵敏度CMOS图像传感器。该图像传感器采用PPD 4T像素结构,像素阵列512×512,包含列级运放、水平移位寄存器、逻辑控制单元、单斜率模数转换器和偏置电路等模块。通过采用低噪声PPD 4T像素结构、低噪声列级放大器电路结构,以及对版图的优化设计等措施实现了低噪声、高灵敏度的CMOS图像传感器设计。

摘要：随着CMOS图像传感器(CIS)的广泛应用,低功耗、高集成化、高稳定性成为其发展趋势,低压差线性稳压器(LDO)因体积小、功耗低、噪声低及电源抑制比高等优点而满足芯片供电需求。为了避免传统电源在芯片异常时仍持续工作致使功耗增加或芯片烧毁,设计了一种可应用于CMOS图像传感器的LDO电路,并加入了LDO的保护电路结构。该保护电路具有欠压保护与过流保护的功能,并能够通过数字电路对LDO进行使能控制。基于0.11μm CMOS工艺平台对LDO及其保护电路进行仿真与分析,完成了该工艺下电路版图的绘制和验证。

摘要：随着CMOS图像传感器(CIS)向片上系统化、高度集成化方向发展,片内锁相环(PLL)成为系统不可或缺的片上时钟模块,而高速高集成的CIS对PLL的高频时钟输出能力提出了新的挑战。介绍了一种基于0.13μm CIS工艺设计的电荷泵PLL模块,该模块工作于1.5V电压,利于控制功耗;具备压控振荡器(VCO)电流自偏置和自校准技术,可提供最高频率为480MHz的输出信号和更好的噪声性能;多种输入输出倍频可选功能使其能够满足多样化的片上时钟生成需求,提高可复用性。仿真结果表明,当实现12倍频且输出频率为480MHz时,该PLL模块输出信号的均方根周期抖动为837fs,功耗为2.817mW,满足高速CIS对时钟速度的需求,同时保证了输出时钟的低噪声和模块本身的低功耗。

摘要：从方法优化和电路设计入手,提出了基于片上系统(SOC)的复位方法和时钟复位电路。设计了片外按键复位电路、片内上电电路、晶振控制电路、片内RC低频时钟电路、槽脉冲产生电路、分频延时电路、时钟切换电路及异步复位同步释放电路等电路模块。以上电路模块构成了片上系统的时钟复位电路,形成了特定的电路时钟复位系统。该时钟复位系统将片外按键复位与片内上电复位结合起来,形成多重复位设计,相比单纯按键复位更智能,相比单纯上电复位则更可靠。另外,该时钟复位系统还采用了片内RC振荡时钟电路等一系列电路,借助片内RC时钟实现对芯片的延时复位,进而在保证复位期间寄存器得到正确初始化的同时,还使得芯片能够始终处在稳定的晶振时钟下正常工作。相比传统的时钟复位电路,该时钟复位系统既便捷,又保证了系统初始化和系统工作的可靠性。

摘要：为满足CMOS图像传感器(CIS)图像数据高速输出的需求,提出一种适用于CIS的片上高速低电压差分信号(LVDS)驱动电路结构。首先介绍了CIS高速数据传输接口的常见类型、LVDS接口技术的起源和特点;接着根据CIS的需求特点确定了LVDS驱动电路的设计思路和结构;最后给出了驱动电路设计原理图和仿真结果,以及接收端眼图仿真结果。仿真结果表明,该LVDS驱动电路,数据传输速率可以达到500Mb/s,所有参数均满足TIA/EIA-644A接口标准的需求,接收端眼高为310mV,眼宽为0.9UI。

摘要：设计了64×64 AlGaN雪崩光电二极管(APD)阵列的读出电路,该读出电路采用了具有稳定探测器偏压能力的电容跨阻抗放大器(CTIA)结构。利用APD的等效电路模型,推导了电荷-电压转换因子(CVF)与积分电容、放大器增益的关系。为增加最大探测光电流、降低响应的非均匀性,利用上述关系得到积分电容为70fF,放大器增益为300。读出电路的地址选择采用移位寄存器来实现,并采用电压缓冲器实现信号的输出。

摘要：介绍了一种实现CMOS读出电路的随机开窗口的方法。该方法采用译码器的方式实现,与传统的移位寄存器实现读出电路随机开窗相比,该方法的优点是电路结构简单、版图占用芯片面积小、功耗低,以及操作灵活。主要介绍了采用译码器实现随机开窗的原理和电路设计,并给出了相应的仿真波形。

摘要：基于视网膜特有的细胞排布方式,并利用CMOS图像传感器工艺,设计并制造了一种仿视网膜的光电探测器。为降低像素尺寸因素引起的图像非均匀性,光电探测器采用7T对数像素结构。测试结果显示该光电探测器具有良好的成像效果。