摘要：随着人工智能的快速发展,卷积神经网络(CNN)在很多领域发挥着越来越重要的作用。分析研究了现有卷积神经网络模型,设计了一种基于现场可编程门阵列(FPGA)的卷积神经网络加速器。在卷积运算中四个维度方向实现了并行化计算;提出了参数化架构设计,在三种参数条件下,单个时钟周期分别能够完成512、1024、2048次乘累加;设计了片内双缓存结构,减少片外存储访问的同时实现了有效的数据复用;使用流水线实现了完整的神经网络单层运算过程,提升了运算效率。与CPU、GPU以及相关FPGA加速方案进行了对比实验,实验结果表明,所提出的设计的计算速度达到了560.2 GOP/s,为i7-6850K CPU的8.9倍。同时,其计算的性能功耗比达到了NVDIA GTX 1080Ti GPU的3.0倍,与相关研究相比,所设计的加速器在主流CNN网络的计算上实现了较高的性能功耗比,同时不乏通用性。

摘要：随着柔性电子设备在越来越多的领域得到关注,具有可延展弯曲特性的柔性电子技术已经被广泛应用于可穿戴、健康检测等新型电子设备.虽然目前国内外在高速柔性电子领域已有众多研究,但研究成果大都关注高速晶体管和高速柔性电子分立器件的设计制造,对柔性电路设计与柔性器件对电路性能的影响的研究非常有限.介绍基于PET(聚对苯二甲酸乙二醇酯)基板的柔性单晶硅TFT(Thin Film Transistor,薄膜晶体管)以及相同衬底工艺制作的柔性电容电感,并以此为核心设计了柔性两级低噪声放大器(Low Noise Amplifier,LNA),最终在433 MHz的工作频率附近实现了具有13.2 dB增益、12 dBm的1 dB压缩点以及3.4 dB噪声系数的柔性低噪声放大器.讨论了柔性电容电感在弯曲态下对放大器增益以及噪声系数的影响,比较了柔性与硬质基底电路的性能差异,扩展了柔性电路在射频领域的应用,为更高频率下和更复杂结构的柔性电路设计提供了指导.

摘要：设计了一种能容忍片上振荡器频率偏移的抑制工频噪声的抽取滤波器。该滤波器采用一级级联积分（Cascaded of integrator，COI）滤波器与一级改进型级联积分梳状（Cascaded integrato rcomb，CIC）滤波器级联的结构。改进型级联积分梳状滤波器通过优化梳状滤波器阻带附近的零点，解决片上振荡器的频率不准确导致的抑制效果降低的问题。该滤波器在实现96dB阻带衰减时，片上振荡器可以容忍工频噪声从44．7004～55．9489Hz的偏移，比普通梳状滤波器的46．9501～53．6013Hz的偏移量提高了69.12％的容忍度。该滤波器通过Xilinx XC5VLX110T FPGA进行算法实例验证，在Tektronix TLA5201逻辑分析仪提供的带有工频噪声的测试条件下，可以滤除45～55Hz之间的工频噪声，提高了抽取滤波器的鲁棒性。

摘要：高电源抑制比低压差线性稳压器(LDO)采用UMC 0.18μm标准CMOS工艺进行流片,电路中采用偏置电流提升技术、偏置复用等技术来降低LDO的功耗.为保证LDO的稳定性,电路采用密勒补偿技术增强系统的相位裕度.同时,采用前馈结构来提高在低静态电流时LDO的瞬态响应.输入电压为光电池所提供的2 V电压,输出电压为1.8 V,该稳压器的最大负载电流约为13 m A.当负载电流为2 m A时,电源抑制比约为-67d B,其带宽在6 k Hz左右.稳压器的静态电流约为32.2μA,芯片面积为320×224μm^2.

摘要：通过归纳LC谐振器的基本工作原理,分析双层非对称式LC谐振结构的互感耦合模型,提出了一种新式非对称式双层LC谐振结构的无线无源柔性压力传感器的设计方案。通过建立集总电路模型,用SPICE软件进行电路仿真分析验证该设计模型的可行性,并用HFSS软件电磁仿真对比该结构与单层LC结构以及双层对称式LC结构区别。结果表明,该设计利用双层非对称式LC结构的特定耦合方式,降低了初始谐振频率,增大了品质因子,相对灵敏度提高了6.6%。

摘要：集成电路芯片制造过程中,攻击者可以利用电路版图中的空白区域植入硬件木马。为此,提出了一种基于A2-RO电路版图填充的硬件木马抗植入方法,以减小电路版图中的空白区域为防护目标,设计了能够动态监测稀有节点翻转情况的功耗表征结构A2-RO,并提出了迭代填充算法及路径构建算法,通过在电路版图的空白区域中智能化地构建A2-RO电路,提高了电路的安全防护水平。基于SMIC 180 nm工艺,以ISCAS’85和ISCAS’89中的基准电路作为研究对象进行仿真验证。仿真结果表明:版图填充后,芯片的面积利用率提高至95%以上,剩余空白区域无法填充最小尺寸的标准单元。A2-RO电路移除攻击后的侧信道电流变化值为1.921 mA,有效实现了对版图空白区域的防护。版图填充的额外布线资源开销可控制在7%以内,对关键路径延时的影响在1.2%以内。

摘要：采用GF 0.18μm标准CMOS工艺,设计并实现了一种12 bit 20 MS/s流水线模数转换器(ADC)。整体架构采用第一级4 bit与1.5 bit/级的相结合的方法。采用改进的增益数模单元(MDAC)结构和带驱动能力的栅自举开关来提高MDAC的线性度和精度。为了降低子ADC的功耗,采用开关电容式比较器。仿真结果表明,优化的带驱动的栅自举开关可减小采样保持电路(SHA)的负载压力,有效降低开关导通电阻,降低电路的非线性。测试结果表明:在20 MS/s的采样率下,输入信号为1.234 1 MHz时,该ADC的微分非线性(DNL)为+0.55LSB/-0.67LSB,积分非线性(INL)为+0.87LSB/-0.077LSB,信噪比(SNR)为73.21 dB,无杂散动态范围(SFDR)为69.72 dB,有效位数(ENOB)为11.01位。芯片面积为6.872 mm2,在3.3 V供电的情况下,功耗为115 mW。

摘要：介绍了1种无片外输出电容结构的低压差线性稳压器(LDO).该结构采用TSMC 0.18μm标准CMOS工艺设计,利用体调制效应,提高了LDO的稳定性和其瞬态响应.电路的面积为300×165 μm^2,基于Cadence仿真,其最大负载电流为10 mA,输入电压2 V,输出电压为1.8 V.当负载电流为1 m A时,静态电流和电源抑制比分别为83.8μA和-82.6 d B.

摘要：介绍了基于低成本塑料基体的柔性螺旋电感的制造工艺、射频特性分析及建模表征。柔性电感与传统的硅基体的螺旋电感性能相比性能更具有优势,电感值为6.2nH的柔性电感的Q值最大值为14.2,自振频率达到了9.2GHz。并提出了表征柔性平面螺旋电感的等效电路模型,模型仿真数据与实验数据取得了一致性。最后通过模型参数的仿真分析提出了优化柔性电感性能的方案。该研究为柔性电感的设计与应用提供了指导依据。

摘要：课程思政建设在高校教育中被认为是有效履行立德树人根本任务的战略性措施。实践类课程在培养学生创新精神和实践能力方面具有优势,将思想政治教育融入其中有助于塑造学生的人生观和价值观。通过对微电子专业生产实习课程思政的整体设计和教学实践进行探讨,探索了思政元素的切入点,研究了具体的教学实验组织形式,形成了在实习实践类课程中可复制共享的课程思政教学方法。