摘要：多时钟域设计的一个难题是如何避免亚稳态的产生。异步FIFO是一种不同时钟域之间传递数据的常用方法。避免亚稳态问题及空满控制信号的产生是异步FIFO设计的两个难题。传统的异步FIFO设计采用同步读写地址后比较产生空满标志的方法,面积大、工作频率低。针对这些问题,文章提出了一种新的异步FIFO设计方案,它改进格雷编码电路,提高异步FIFO的工作频率,用先比较读写地址产生空满标志,再同步到相应时钟域的方法避免使用大量的同步寄存器,减小面积空间。EDA综合及FPGA验证的结果均表明,改进后异步FIFO的性能有了显著提高。

摘要：文章提出在嵌入式linux下将一种将公共闪存接口与闪存物理特性相融合的方法,解决闪存驱动程序移植性很差的问题,不仅提高代码利用率,更为企业节省软件开发的成本。

摘要：文中介绍基于ARM core的SOC芯片中CMOS图像传感器接口IP模块的设计方案。该IP模块连接在AHB总线和外部的CMOS图像传感器之间,完成对高速图像数据的采集和传输,并能够为后续的图像处理提供统计数据。经过验证,该模块可以完成每帧200万像素的图像数据传输。

摘要：社区综合服务系统(CISS)是基于宽带网络的系统。开发CISS的主要目的是提供一个安全、舒适的生活空间。CISS可以提供Internet接入;家庭安全系统——火警、贼警、煤气泄漏告警,远程读表系统;公共安全系统——IR防护、CCTV、电子巡逻系统;设施管理——监视系统和控制水池、水泵、电梯和照明系统。CISS基于分层式网络,采用RS232/RS485,IP网络为骨干网。CISS适合于各种类型的宽带网络,具有备份路径,运行有很好的稳定性。

摘要：文中研究在RTC模块中分频器设计的Verilog HDL实现。先对设计中出现的毛刺、可测试性问题作分析,然后对上述问题分别给出恰当的解决方法,最后利用综合工具得到的面积数据证明了采用技术的可行性和合理性。