摘要：设计和分析了一种新型的流水线式模数转换器。电路设计主要包括一种开关采样差分折叠式共源共栅增益级、两个时钟控制动态比较器组成的两位模数转换器、两位数模转换器。由于采用了电容下极板采样、全差分和开关栅电压自举,有效地消除了开关管的电荷注入效应、时钟馈通效应引起的采样信号的误差,提高了模数转换器的线性度、信噪比、转换精度和速度。该转换器的设计是在0.6μm CMOS工艺下实现,转换器在采样频率为5MHz、信号频率为500kHz时功耗为70mW;SFDR为80 dB。

摘要：设计和分析了一种高稳定度、低噪声的CMOS环型压控振荡器。该电路具有较低的压控增益,较好的线性范围,较低的相位噪声。应用复制偏置电路,对差分环型压控振荡器的控制电压进行复制,通过对压控振荡器相位噪声的计算和分析,以提高对环型压控振荡器电源电压噪声和衬底噪声的抑制。该设计和分析是基于上华0.5μmCMOS工艺,当控制电压从1～3V变化时,相应的振荡频率为100～500MHz;在偏离中心频率1kHz、10kHz、100kHz和1MHz频率处得到的相位噪声分别为?50dBc/Hz、?75dBc/Hz、?98dBc/Hz和?120dBc/Hz。

摘要：基于0.6μmCMOS工艺,设计了一种轨对轨运算放大器。该运算放大器采用了3.3V单电源供电,其输入共模范围和输出信号摆幅接近于地和电源电压,即所谓输入和输出电压范围轨对轨。该运放的小信号增益为77dB,单位增益带宽为4.32MHz,相位裕度为79°。由于电路简单,工作稳定,输入输出线性动态范围宽,非常适合于SOC芯片内集成。

摘要：主要研究了一种高转换效率、低输出纹波的升压型DC-DC转换器.该转换器具有很高的转换效率、低工作电压、欠电流与过电流检测和节电模式控制等特性.通过带隙基准电压源对转换器内部工作点提供偏置,大大地提高了系统的稳定性,提高了抗电源电压波动,温度的变化以及噪声引起的干扰的抑制.采用0.25μmCMOS工艺,其转换效率可达到90%以上.在输入电压为2.5V的条件下,输出电压为标准的3.3V和5V.

摘要：首先介绍了数控振荡器(NCO,Numerically Controlled Oscillator)的原理和特点,研究了用DSP Builder实现数控振荡器的传统设计方法,并在此基础上提出了一种使用1/4周期存储的优化方法,并将其与整周期存储方法进行仿真比较。相对于传统整周期存储,采用1/4周期存储方法可以在不增加额外只读存储器(ROM,Read Only Memory)存储空间的情况下提高了频率分辨率。该方法在Matlab/Simulink中得以实现,在ModelSim中进行了功能仿真之后将设计模型下载到FPGA进行硬件仿真。

摘要：采用0.6μm CMOS工艺,设计了一种齐纳二极管控制式轨对轨运算放大器.该运放采用了3.3V单电源供电,其输入共模范围和输出信号摆幅接近于地和电源电压,即所谓输入和输出电压范围轨对轨.该运放的小信号增益为82dB,单位增益带宽为12.34MHz,相位裕度为68°.由于电路简单,工作稳定,输入输出线性动态范围宽,非常适合于SOC芯片内集成.文中主要讨论该轨对轨运算放大器的原理,性能及设计方法,并进行了模拟仿真.

摘要：设计和分析了一种高稳定性,宽频带范围,低噪声的差分环型压控振荡器。该电路具有较低的压控增益,较好的线性范围,较低的相位噪声。应用复制偏置电路,对差分环型压控振荡器的控制电压进行复制,以提高对环型压控振荡器电源电压噪声和衬底噪声的抑制。采用0.6μm CMOS工艺进行模拟仿真,当控制电压从1V到3.2V变化时,相应的振荡频率为130MHz到740MHz;在偏离中心频率100kHz,1MHz频率处的相位噪声为-89dBc,-110dBc。

摘要：针对消除传统电荷泵电路存在的MOS开关的电荷注入效应,时钟馈通效应,电荷泄露和充放电电流失配等产生的锁相环的相位偏差问题,设计了两种新型的电荷泵电路.这两种电路的设计和仿真采用了0.6μm CMOS工艺,电源电压为5V,功耗分别为0.65 mW和0.7 mW.仿真结果表明,两种新型电荷泵电路的转换速度得到了提高,输出电压近似于电源电压到地的全摆幅并具有稳定的充放电步长,可用于高速锁相环电路.

摘要：设计了一种高效率降压三增益式DC/DC变换器,其输出电压可选择为1.5V、1.8V和2.0V,该电路采用了转换电容阵列技术,具有多增益和功耗低等特点.HSPICE仿真结果显示,其转换效率高于78%,转换误差在10mV之内,稳定性高,最大负载电流可达240mA.该电路可广泛应用于移动电子设备的电源电路中.

摘要：设计和分析了一种用于10位分辨率,5MHz采样频率流水线式模数转换器中的差分采样/保持电路。该电路是采用电容下极板采样、开关栅电压自举、折叠式共源共栅技术进行设计,有效地消除了开关管的电荷注入效应、时钟馈通效应引起的采样信号的误差,提高了采样电路的线性度,节省了芯片面积、功耗。电路是在0.6μm CMOS工艺下进行模拟仿真,当输入正弦波频率为500kHz,采样频率为5MHz时,电路地无杂散动态范围(SFDR)为75.4dB,能够很好的提高电路的信噪比,因此该电路适用于流水线式模数转换器。