摘要：随着集成密度和单片处理速度的不断提升,芯粒集成系统封装(Chiplet SiP)中互连网络日趋复杂且信号与电源完整性、传输能耗问题日趋严重,芯粒与SiP外部的数据交换I/O(Input/Output)容量的提升遭遇瓶颈。为提升芯粒集成度、提高数据传输速率与准确率、降低系统功耗,根据芯粒间通信的最新标准通用芯粒互连技术(Universal chiplet interconnect express, UCIe),利用高速串行计算机扩展总线标准(Peripheral component interconnect express, PCIe)在高速数据存储及传输方面的技术优势,设计出一种芯粒高速I/O通信的架构,并用FPGA验证了此架构的可行性,为UCIe标准的落地提供了一种实现途径。

摘要：提出了一种适用于超短距离(Very Short Reach,VSR)信道、面向112 Gb/s PAM4(Pulse Amplitude Modulation 4)接收机的自适应均衡设计方案。在该方案中,接收机前端利用3个连续时间线性均衡器(Continuous Time Linear Equalizer,CTLE)对信号分别在高频、中频和低频进行补偿,可变增益放大器(Variable Gain Amplifier,VGA)和饱和放大器(Saturation Amplifier,SatAmp)则用于对信号幅值的缩放。除了3个数据采样器外,引入4个辅助采样器用于进一步改善阈值自适应算法性能。同时,采用符号最小均方算法,利用接收端数据采样器和辅助采样器之间的偏移推动辅助参考电压收敛到信号星座电平,从而确保PAM4接收信号的眼图在垂直方向上3个眼睛具有相等的间隔和恒定的信噪比(Signal-to-Noise Ratio,SNR)。仿真结果表明,所提出的112 Gb/s PAM4接收机能够在损耗为15 dB的信道上实现小于10~(-12)的误码率,并且具有良好的眼图性能,其最差眼高为75 mV,眼宽为0.34 UI(Unit Interval),与传统方案相比具有显著的性能提升。

摘要：面向高密度集成系统级封装中同步开关噪声引起的电源完整性问题,设计了一种新型电磁带隙结构。该结构由互补开口谐振环单元结构和类L-bridge型的单元间连桥结构形成,刻蚀缝隙以降低贴片的有效电容,增大连桥长宽比以增加贴片的有效电感。采用电磁全波仿真软件HFSS对所提出结构进行建模与仿真。仿真结果表明,以抑制深度-40 dB为标准,能够达到12.9 GHz的超宽禁带,明显优于常规电磁带隙结构,可以更好地抑制同步开关噪声。

摘要：为解决智能手机使用的大功率芯片中非均匀分布热点的散热问题,本文采用手机芯片作为热源,利用软件使手机满载工作以模拟实际的高温场景,采用具有各向异性导热系数的导热层和用于小型散热系统的热沉以提高热电制冷器的制冷效率,在此基础上建立了制冷效率可控的热管理系统。此外,为减少热电制冷器热端的热量积累,设计了一种周期性电源控制器。结果表明:热管理系统将芯片温度从48℃降至34℃,提高了约20%的满载芯片利用率,有效提升了手机流畅度,为解决非均匀分布热点的散热问题提供了指导。

摘要：针对系统封装基板表面再分布层多层互连问题,进行了跨层传输结构优化设计,并采用三维电磁场全波仿真工具ANSYS HFSS进行了建模和仿真。首先,提出了一种采用金属-空气-绝缘介质(metal-air-insulator,MAI)结构的新型再分布层通孔。仿真结果表明,基于该通孔的跨层传输结构插入损耗在0.1~20 GHz频率范围内优于-0.18 dB,相较常规通孔结构提升了0.01 dB。其次,提出了基于MAI及基板通孔(through substrate via,TSV)接地共面波导的再分布层跨层传输结构及其改进结构。仿真结果表明,改进后传输结构的回波损耗提升了1~3 dB,插入损耗提升了0.01~0.03 dB,相对常规结构有更好的传输性能。最后,为进一步提升传输性能,提出在介质层间引入水平空气介质层的方法,仿真结果验证了该方法的有效性。

摘要：针对微系统中锁相环(phase-locked loop, PLL)输出时钟信号抖动测量精度问题,提出了一种改进的边沿对齐欠采样抖动测量技术。在Simulink中对锁相环电路及其信号抖动进行建模仿真,模拟出真实工作环境的待测时钟信号。构建可集成于微系统内部的,基于边沿对齐的周期抖动测量内建自测试(built in self-test, BIST)电路,记录跳变过渡区的全部不稳定区域,实现对锁相环电路的原位监测。从抖动值、测量分辨率和待测信号频率三个方面,对测量结果和仿真结果进行对比。结果表明,待测信号频率为1 GHz时,周期抖动的测量误差为2.45%。在需要高频率时钟信号的微系统中,所搭建的内建自测试电路能够在较高测量分辨率下实现精度较高的抖动测量。

摘要：分析向塘西站作业量增长情况,以及运输组织方式存在的问题,为确保运输安全和提高作业效率,研制了编组站调度辅助决策支持系统。在介绍系统结构设计的基础上,论述了系统的主要功能。系统的应用达到了提高调度工作质量、减轻劳动强度和实时反映技术作业动态等效果,有效提高了车站生产效率。

摘要：毫米波接收系统设计中,由于高频率的本振源获取难度大且成本高,因此毫米波频段的接收信号主要与本振信号的高次谐波分量而非本振信号进行混频,来获得基带信号。为保证本振信号及其谐波信号的质量,必须在混频器的本振端口加入滤波器,对其基本要求是通带宽、频率选择性好、变频损耗低。首先基于先进设计系统(advanced design systems,ADS)软件设计了一个用于Ka波段四次谐波混频器本振端的平行耦合带通滤波器,其中心频率为8. 5 GHz,通带宽2 GHz。然后用高频结构仿真(high frequency structures simulator,HFSS)软件进行了仿真验证,分析了基板厚度、铜箔厚度、介电常数对滤波器性能的影响。最后,对滤波器进行了加工与测试,将实际测试结果和HFSS仿真结果对比,发现两者基本一致,滤波器性能符合通带带宽、插入损耗和带外抑制的要求。

摘要：提出了一种椭圆低通可调滤波器的调谐方法,即通过调节第一传输零点(FTZ)来改变3dB截止频率Tc。解析计算表明,小范围内改变FTZ既可调节Tc和滚降速率,又能保证通带和阻带的特性基本不变。作者提出FTZ的移动可由串联谐振支路处容性MEMS开关的分布加载来实现,并基于微扰法求出器件中心谐振频率及特性的变化规律。本文相应设计了Tc为16GHz的7阶步进式滤波器。高频有限元全波仿真表明,每加载一个MEMS开关,Tc改变约1.5GHz,损耗特性则几乎不变。这证明了理论分析方法有较高的准确性,而且器件设计具有数字化调节能力和较出色的微波性能。这种方法也可用于高通和带通滤波器。论文还介绍了器件的体硅微加工流程及MEMS开关的初步加工结果。

摘要：设计并实现了一种采用进口电火花技术加工的D波段电感膜片耦合的矩形波导空腔滤波器。采用等效电路法设计了一个140 GHz矩形空腔带通滤波器。采用有限元仿真软件HFSS分析了腔体个数对滤波器主要性能的影响,最终成功设计了一个性能优良的四阶空腔滤波器,中心频率(140±3)GHz,带内插入损耗S21在-3 d B以内,回波损耗S11在-20 d B以下。采用电火花微加工技术成功加工出了四阶滤波器的主体部分,相应完成了结构键合等关键工艺,首次制作了基于电火花技术的D波段矩形波导空腔滤波器。测试结果为中心频率(138.5±3)GHz,带内插入损耗最好达到了-4.4 d B。结果表明滤波器在140GHz具有带通特性和滤波功能,尽管与理论上的-3 d B有差异,但考虑到加工误差、夹具损耗等情况下,样品主要技术指标与设计值较为一致。