摘要：为解决引信生产过程中的在线诊断问题,基于X射线成像技术和图像处理技术提出了适合在引信生产过程中对其重要零部件进行自动诊断的系统设计方案。本文设计的方案在引信生产诊断中得到了成功的应用。

摘要：针对传统图像滤波器设计方法存在的局限性,将演化硬件引入图像滤波器设计中,提出软硬件协同仿真的演化思想,并设计了基于System Generator的图像滤波器演化系统。通过图像滤波器演化实验验证了演化系统的有效性,实验结果及分析表明,最优演化滤波器在性能和实现代价方面均优于传统滤波器。与现有的图像滤波器演化方法相比,软硬件协同仿真的演化方法具有实现简单、运算能力强、功能灵活等优点。该系统的演化算法可综合成硬件,为后续实现在线自适应滤波奠定了基础。

摘要：SRAM型存储器空间应用通常采取纠一检二(SEC-DED)的方法,克服空间单粒子翻转(SEU)对其产生的影响。随着SRAM型存储器工艺尺寸的减小、核心电压的降低,空间高能粒子容易引起存储器单个基本字多位翻转(SWMU),导致SEC-DED防护方法失效。在研究辐射效应引起的SRAM型存储器多位翻转模式特点的基础上,提出一种基于改进型(14,8)循环码的系统级纠正一位随机错和两位、三位突发错同时检测随机两位错(SEC-DED-TAEC)的系统级容错方法。基于该方法的存储器系统容错设计具有实现简单、实时性高的特点,已成功应用于某型号空间自寻的信息处理系统。仿真试验及实际应用表明,该方法可以有效防护SRAM型存储器件SWMU错误,有效提高了空间信息处理系统可靠性,可以为其它空间电子系统设计提供参考。

摘要：当前以高性能DSP为核心的信息处理系统被广泛应用于空间飞行器电子系统中。DSP系统为实现大数据量信息处理,通常需要扩展其外部存储器。而存储器件在空间应用中容易发生单粒子翻转(SEU:SingleEventUpset),使得存储器件中数据发生改变,从而导致系统计算结果错误,甚至可能导致系统功能失效。在介绍信息处理系统存储器件SEU机理的基础上,针对DSP信息处理系统存储器的结构特点,提出了一种基于"反熔丝型PROM+TMR加固设计FLASH+EDAC加固设计SRAM"结构的存储器SEU加固设计方案,并进行了原型实现。实验分析表明该设计具有较好的抗SEU性能和较强的实时性,可以为同类型的空间信息处理系统设计提供参考。

摘要：为了分析不同探测方式下地气光辐射对空间目标成像特性的影响,利用卫星仿真工具包(satellite tool kit,STK)设计了一个以地球同步轨道(geosynchronous orbit,GEO)卫星与中轨道(medium orbit,MEO)卫星上搭载的可见光成像器为探测平台,以高椭圆轨道(highly elliptical orbit,HEO)卫星为观测目标的空间目标运动及探测场景,采用微元法建立空间目标与地气光辐射模型,进而推导出目标信噪比(signal-to-noise ratio,SNR)。在探测平台上布置追踪探测器与凝视探测器,以进一步分析不同探测模式空间目标与地气光辐射信号及目标SNR的变化规律。仿真结果表明,中轨探测器得到的目标SNR强于高轨探测器,同一探测平台上追踪探测器得到的目标SNR强于凝视探测器,二者在空间目标进出探测器视场时相差最大,在空间目标靠近探测器视场中心时相差最小。

摘要：机理分析和地面重离子试验显示,受高能粒子影响,脉宽调制型(Pulse-Width Modulation,PWM)电压调节器容易产生单粒子瞬态(Single Event Transient,SET)和功能失效。文章分析了可能产生上述异常的原因,提出了一些抗单粒子效应的改进设计建议,最后给出了一种基于器件冗余的系统级SEE防护设计方案,在实验室环境下模拟验证了此方案对单粒子效应防护的有效性。该方案可以为有关航天电子设备设计提供参考。

摘要：结合TCM/8PSK高速调制解调器的要求,设计并实现了速率高达300Mbps的波形成形滤波器和相应的数模转换器。提出了一种基于分布式算法结构的新型滤波器结构,解决了FPGA中滤波器的高速计算问题。实验结果表明本文的结构可行,同时对其他领域也有应用价值。

摘要：基于电路逻辑设计的算法硬件加速技术使系统能够有效提高实时处理能力、集成度和可靠性。直方图统计和像素邻域提取是图像处理中的两个基本操作,提出了基于电路逻辑设计解决这两个基本问题的方法,给出了硬件结构图和主要时序图,在所承担的工程化项目中进行了实际应用,取得了较好的效果。

摘要：在空间环境甚至在地面环境中,受高能粒子等多种因素的的影响,深亚微米COMS SRAM很容易发生单粒子事件(single event effects,SEE),使得COMS SRAM中的存储数据发生翻转甚至直接将器件烧毁。对深亚微米CMOS SRAM SEE特性与器件基本存储结构、数据读写速度、集成度、供电偏压等的关系进行了研究,同时从器件级和系统级两个层面对CMOSSRAM抗SEE加固方法进行了研究,最后给出了一种基于高可靠性反熔丝型FPGA硬件实现的系统级抗SEU设计,该系统可以纠正单个字(32bit)及其校验位(7bit)数据的一位错,检测两位错。该设计具有强实时、高可靠性的特点,已通过了各类空间环境试验。

摘要：针对卡尔曼滤波算法中矩阵乘法运算的求解问题,比较不同的硬件加速设计方案,利用9个自行设计的处理单元,设计了一种基于脉动阵列的并行结构浮点矩阵乘法器,其峰值性能可达761.96MFLOPS,在资源一定的情形下提高了算法实现的实时性.结合矩阵分块算法,乘法器可对更高维的矩阵进行乘法求解,具有良好的扩展性.