限定检索结果

检索条件"作者=胡成辉"
6 条 记 录,以下是1-10 订阅
视图:
排序:
基于系统动力学的工程项目进度建模仿真研究
收藏 引用
《土木工程与管理学报》2023年 第1期40卷 40-47页
作者:胡成辉 陈海龙 黄叶中铁大桥勘测设计院集团有限公司湖北武汉430070 深圳赛能数字能源技术有限公司广东深圳518040 
本文针对传统进度管理方法的不足,在已有PERT网络计划的基础上,应用启发式算法识别出各时间点工序活动的状态集合,建立工序依赖关系。依据Pritsker教授提出的原理,将工序依赖关系表函数融入到系统动力学模型中,从而建立起离散-连续混合...
来源:详细信息评论
提高地铁工程初步设计概算编制质量的探讨
收藏 引用
《铁路工程造价管理》2011年 第3期26卷 23-26页
作者:胡成辉中国中铁二院贵阳设计研究院贵州贵阳550002 
地铁工程概算编制质量对工程投资的影响较大,提高概算编制质量能有效地控制工程投资。此文阐述了熟悉地铁工程投资构成对提高初步设计概算编制质量的重要性,指出地铁工程概算编制中应注意的细节和加强编制过程控制,提出限额法是合理控...
来源:详细信息评论
合理编制地方涉铁工程设计概预算的探讨
收藏 引用
《铁路工程技术与经济》2017年 第5期32卷 20-24页
作者:胡成辉中铁武汉勘察设计研究院有限公司工程经济处湖北武汉430074 
随着社会经济的发展和城市基础设施建设的加快,不断出现所建道路和给排水等管线与既有铁路交叉的情况。如果不采取有效地防护措施,可能对铁路安全运营造成影响。要采取防护措施,就要发生费用。所以合理编制涉铁工程项目概预算,就成为业...
来源:详细信息评论
基于FPGA的异步跨时钟域设计
收藏 引用
《山西电子技术》2020年 第1期 76-78页
作者:黄琳 王新 胡成辉南京赛宝工业技术研究院江苏南京210000 
针对在FPGA的设计中异步跨时钟域设计经常出现时序不满足的问题,提出了一种异步时钟跨时钟域的设计方法。通过对FPGA底层硬件芯片的理解进行verilog程序的写作,能够有效防止FPGA在跨时钟域设计时出现的时序不满足而引起的问题。仿真及...
来源:详细信息评论
某既有通讯大楼数据机房空调系统扩容改造方案探讨
收藏 引用
《广西城镇建设》2021年 第5期 57-60页
作者:覃振东 胡成辉 刘日明华蓝设计(集团)有限公司机电环保一所 华蓝设计(集团)有限公司 
对数据中心的空调系统进行改造,需要重点关注如何合理利用原有设备、降低投资、节约运行费用等问题。针对某既有通讯大楼数据机房空调系统扩容改造项目提出三种空调改造方案,通过经济性比较,探讨适合该项目的方案,为既有数据机房的空调...
来源:详细信息评论
顺风飞得更远,逆风飞得更高——“赏识教育”与“惩罚教育”同样重要
收藏 引用
《求知导刊》2016年 第2期 152-152页
作者:胡成辉江西省上饶市婺源县段莘乡中心小学江西上饶333200 
如今,"赏识教育"作为素质教育的一种具体表现形式被推广开来。许多教育界人士都认同这种教育,提出要赏识学生,希望老师能多看到学生的优点,多表扬鼓励学生。也正因如此,"你真棒!""你真了不起!"之类的话成了许多教师的口头禅。获...
来源:详细信息评论
聚类工具 回到顶部