摘要：卷积神经网络(Convolutional Neural Network,CNN)是目前主流视觉算法不可或缺的关键部分.为提高CNN模型推理速度,学界提出了众多异构加速方法以满足不同场景下的多元加速需求.但如何在资源与能耗受限的在轨卫星上稳定高效地加速CNN仍是极具挑战的课题.为此,本文通过软硬件协同设计,着力优化微指令编码、指令级并行和运算级并行3个加速器设计的关键部分,在星上常见的Xilinx VX690T FPGA芯片上设计实现了一种微指令序列调度数据流的CNN加速器.在软件层面,本文提出一种可扩展的微指令编码格式及相应的编译方法.通过卷积循环分块和算子融合策略实现图级别优化,生成加速器可执行的微指令序列.在硬件层面,本文设计实现了一个由微控制器与逻辑运算器组成的RTL级CNN加速器.微控制器通过粗粒度流水线实现各类指令的并行执行.逻辑运算器通过DSP48E1计算资源级联所构建的计算阵列实现卷积算子的细粒度并行运算.实验结果表明,加速器设计功耗10.68 W,在加速YOLOV3Tiny算法时,峰值吞吐率(Runtime Max Throughput,RMT)达到378.63 GOP/s,计算资源利用效率(MAC Efficiency,ME)达到91.5%.相较典型GPU加速方法,本文的加速器有14倍能效提升.相较同类FPGA加速器,ME有6.9%以上的提升.

摘要：近年来,表现出极其优越性能的神经网络算法对硬件算力的要求逐渐提高.在一些低功耗场景如星载系统中,拥有可编程重构、高并行等特性的FPGA是神经网络算法较为合适的硬件加速平台.为了解决传统神经网络硬件加速器设计中片内资源消耗大、各功能模块耦合性高等问题,设计实现了一套专用AI指令集并应用在了基于FPGA的神经网络加速器的设计中.文章首先介绍了该指令集的设计方案.整个指令集由指令寄存器、指令解释器、指令转发模块、内存管理单元和多个模块构成.通过该指令集可实现对不同模块的复用,降低模块之间的耦合性.并以YOLOV3-Tiny网络模型为例,对比了平铺式和指令控制式两种加速方案的逻辑资源的消耗.验证了应用专用指令集可以减少约50%的FPGA逻辑资源的使用.