摘要：针对静态RAM容量小、价格昂贵,无法满足复杂需求的问题,提出在弹载雷达信号处理中应用DDR3 SDRAM作为数据存储器的方案。文中对DDR3 SDRAM在弹载雷达信号处理数据重排的应用方式进行了分析,设计了基于多BANK并行突发写、连续地址读的方案,解决了DDR3 SDRAM地址不连续读写时效率严重下降的问题,并对多种不同的读写方式开展了逻辑设计、仿真与性能评估等,验证了DDR3 SDRAM在弹载雷达信号处理应用的可行性,该方案读写速率存在较大余量,完全满足弹载雷达信号处理的需求,并能满足后续功能升级的需要,可推广应用。

摘要：弹载信号处理机的DSP系统需要高速、简便的上位机接口实现大数据量的变量实时监控和在线程序加载功能。USB接口以其简单、高速与通用的优势成为优选。介绍一种基于USB接口芯片(CY7C68013A)和FPGA实现的ADSP-TS101扩展USB接口的设计方法,该方法利用DSP的Linkport接口,以DMA方式进行高速数据交换,目前该设计已成熟、可靠地应用于某弹载信号处理系统。

摘要：为了满足相控阵雷达对通道数、采样率日益增高的要求,提出了一种采用3片4通道ADC实现12路高速AD采样的方案,结合高性能FPGA完成芯片的控制及数据处理,实现系统需求。介绍了多通道高速AD采样电路设计方案,分析了电源完整性、时钟抖动对系统性能的影响,产品的闭环测试验证了方案的正确及合理性。该方案通用性强,参数配置灵活方便,可广泛应用于相控阵雷达、MIMO通信、声呐等。

摘要：在没有直接电气连接的传输线之间由于感应电压或电流所产生的电磁耦合被称为串扰效应。通道间的串扰噪声叠加在回波信号上时,会影响到回波信号的检测精度。因此电路设计时,必须采取必要的措施,以获得较好的中频采样通道间串扰抑制效果。本文从串扰的分类、解决措施、实施效果等方面进行分析。

摘要：在数字电路中,FPGA+DSP的系统结构应用日益广泛。为了减小此种结构的体积和降低成本,对FPGA采用了被动并行的配置方式。上电后,DSP首先完成自身程序的加载,之后充当配置FPGA的主处理器,从FLASH芯片中读取FPGA程序,按照配置时序完成FPGA的程序加载。在硬件设计上,创新性地采用了DSP,FPGA,FLASH共用数据总线的方式,当DSP从FLASH芯片中读取FPGA程序时,FPGA可以直接抓取出现在总线上数据来完成加载。实践证明,此种配置方法结构简洁,工作稳定,在一定程度上实现了小型化和低成本。